Буферное запоминающее устройство

фм ч 4 екн е В щдее;и. , :;етл О л СЪг е Союз СоветскихСоциалистическихРеспублик 1 1) 746735 ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. Кл.2 б 11 С 19/00 Государственный камнтет СССР не делам нзебретеннй и еткрытнй(54) БУФЕРНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО 1Изобретение относится к вычислительной технике, в частности, к буферным устройствам в аппаратуре обмена дискретнойинформацией, может быть использовано при разработке высокоскоростных буферов в цифровых устройствах.Известно регистровое запоминающее устройство, содержащее последовательное за-поминающее устройство на сдвиговых регистрах, состоявших из ряда ячеек, каждая из которых служит для хранения одного бита и маркерной метки 1. Недостатком устройства являются большие затраты оборудования.Наиболее близким к предложенному является запоминающее устройство, содержащее входной регистр, группы основных регистров и, выходной регистр и ячейки управления записью, группы элементов И, схему управления, формирователь готовности 12.Недостатками устройства являются большие затраты оборудования и наличие паузы между запросом на выдачу информации и началом этой выдачи, снижающее быстродействиее. 2Цель изобретения - повышение нрдежности и быстродействия устройства,Это достигается тем, что в устройствовведены формирователь синхронизации, регистр адреса, блок опроса регистра адреса 5 и коммутатор, каждый из выходов которогосоединен с соответствующими выходными шинами устройства, каждый из входов соответствующего числа соединен с выходом соответствующего разряда соответствующего регистра сдвига. Каждый из входов уп О равления коммутатора соединен с соответствующим выходом блока опроса регистра адреса, каждый из входов которого соединен с первым входом формирователя импульсов готовности и выходом соответствующего раз ряда регистра адреса, вход записи которого,соединен с каждым из входов записи устройства и первым входом формирователя импульсов синхронизации, второй и третий входы которого соединены соответственно со входом синхронизации и входом опроса 20 устройства. Первый выход формирователя синхронизации соединен со входом сдвига каждого регистра сдвигаи входом сдвига регистра5 10 ге и зе зю Формула изобретения 4 О 4 50 И адреса, вход реверса которого соединен со вторым выходом формирователя импульсов синхронизации. Вход опроса схемы опроса регистра адреса соединен с выходом готовности устройства,Структурная электрическая схема устройства приведена на чертеже.Устройство содержит группу регистров11 - 1, сдвига, регистр 2 адреса, блок 3 опроса регистра адреса, коммутатор 4, формирователь 5 импульсов синхронизации и формирователь 6 импульсов готовности.На чертеже обозначены шины 7 записи, шина 8 синхронизации, шина 9 опроса, выходные шины 10 и шина 11 готовности устройства; выходы 12, 13 формирователя импульсов синхронизации.Устройство работает следующим образом.На вход 8 поступает периодическая по следовательность синхроимпульсов от внешнего генератора, формирователь 5 распределяет эту последовательность на две, каждая из которых разрешает прохождение импульсов со входов 7 на выход 12 и со входа 9 на выход 13 соответственно, обеспечивая тем самым разнесение во времени моментов сдвигов вправо и влево в регистре 2 адреса. Хранящиеся в буфере кодограммы записываются параллельным кодом по входам 7 устройства в регистры 1, - 1 сдвига, число которых равно разрядности хранимого кода (на чертеже для простоты показан случай записи трехразрядного кода - 1 1, 1), а количество разрядов в каждом регистре (в том числе и регистре 2 адреса) равно количеству кодограмм, которое буфер хранит в данном конкретном случае. При поступлении кодограммы формирователь 5 синхронизирует момент записи и сдвига в регистрах 1, - 1 по своему выходу 12; при этом единнца, свидетельствующая о поступлении кодограммы, поступает в регистр 2 адреса (по входу записи), и содержимое регистра 2, так и содержимое регистров 1, - 1, сдвигается на один разряд вправо.При поступлении на вход 9 устройства запроса на выдачу очередной кодограммы из буфера формирователь 5 синхронизирует этот сигнал и сигналом с выхода 13 сдвигает содержимое (единицы поступивших кодограмм) регистра 2 назад, влево (по входу реверса), одновременно опрашивая формирователь 6, на соответствующий вход которого поступают сигналы с выходов разрядов регистра 2, свидетельствующие о наличии единиц в регистре 3, а следовательно, кодограмм в регистрах 11 - 1 при наличии которых на выход 11 поступают сигнал Готов к выдаче очередной кодограммы и сигнал на вход опроса блока 3. Блок 3 представляет собой схему пирамиду опроса, например, ключей, на которые выводится информация (поразрядно) о наличии единиц в регистре 2, и опрос осуществляется до первой найденной единицы справа налево, после чего при нахождении этой единицы сигнал об этом поступает на соответствующий вход управления коммутатора 4, переключающегося на вывод числа с соответствующих входов числа коммутатора 4 на выходы 10 устройства. Например, если единица найдена в последнем разряде регистра 2, коммутатор подключает выходы последнего разряда каждого из регистров 11 - 1, на выходы 10 устройства.Таким образом, время поиска выдаваемой кодограммы сокращается до времени задержки переключения элементов.Кроме того, применение коммутатора и связанного с ним оборудования позволило отказаться от широко применяемого способа быстрого продвижения выдаваемой кодограммы при получении запроса - к выходу регистров 11 - 1, сдвига и изъять занятое на это оборудование, что позволило значительно сократить затраты оборудования и повысить быстродействие устройства.Предлагаемое устройство позволяет накапливать и выдавать кодограммы в режиме асинхронной работы обменивающихся устройств в вычислительной аппаратуре различного назначения,При использовании для построения устройства интегральных модулей 134 серии экономический эффект по сравнению с прототипом (при одинаковой элементной базе) составляет 50 руб, на одно устройство и возрастает с увеличением степени интеграции логических элементов. Буферное запоминающее устройство, содержащее регистры сдвига, входы записи которых соединены с соответствующими шинами записи устройства, формирователь импульсов готовности, выход которого подключен к шине готовности устройства, а один из входов соединен с шиной опроса устройства, н выходные шины, отличающееся тем, что, с целью повышения надежности и быстродействия устройства, оно содержит формирователь импульсов синхронизации, регистр адреса, блок опроса регистра адреса и коммутатор, числовые входы которого соединены с соответствующими выходами соответствующих регистров сдвига, управляющие входы коммутатора соединены с соответствующими выходамиблока опроса регистра адреса, а выходы коммутатора подключены к соответствующим выходным шинам устройства, адресные входы блока опроса регистра адреса соединены с другим входом формирователя импульсов готовности и соответствующими выходами регистра адреса, вход записи которого соединен с первым входом формирователя импульсов синхрониса, вход опроса подключен к шине опроса устройства.Источники информации,принятые во внимание при экспертизе . Патент США Мо 3742466, кл. 340 - 173 К,1972.2. Авторское свидетельство СССР Юв 469142, кл. б 11 С 19/00, 1975 (прототип). 746735 зации и шинами записи устройства, второй и третий входы формирователя импульсов синхронизации подключены соответственно к шинам синхронизации и опроса устройства, первый выход формирователя импульсов синхронизации соединен совходами сдвига регистров сдвига и адреса, второй выход формирователя импульсов синхронизации соединен со входом реверса регистра адре, Гордоновафрич Корректор В. СПодписноекомитета СССРи открытийшская наб., д. 4/5од. ул. Проектная, 4 ицкая