Вычислительное устройство

О П И С А Н И Е 742928ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советск маСоцнвпнстмчееннареспублннно ланам нзобретвннй к открытий(72) Авторы изобретения Ташкентское научно производственное объединениеСигнал"(54) ВЫЧИ СЛИ ТЕЛЬНОЕ УСТРОЙСТВО Изобретение относится к области вычислительной техники и может, быть использовано, в частности в измерительных приборах дискретного типа, я автоматизированных устройствах обработки числовойинформ ации,Известно вычислительное устройство,содержащее счетчики операндов, схемыввода, устройство управления, Процесс вычисления в этом устройстве представляетсобой последовательности циклов вычита 10ния (сложения) операндов 11 . Недостатком известного устройства является низкое быстродействие. т 5Наиболее близким по технической сущности является вычислительное устройство, содержащее счетчик операндов, блок управления, элементы ИЛИ и регистр первого операнда выхоцы.которого подключены к первым входам счетчиков первого операнда. Известное устройство содержит такие эдементы И и делитель чиспа поопедовательных импудьсов 2 ,Недостатком такого устройства является низкое быстродействие,Бель изобретения - повышеняе быстродействия.Поставленная цель достигается тем, что устройство содержит коммутаторы и дешифраторы, причем первые выходы ком мутаторов подключены ко вторым вхоцам соответствующих счетчиков первого операнда, выходы которых соединены со входами соответствующих дешифраторов, выходы которых подключены к первым входаМ соответствующих коммутаторов и ко входам оконечного дешифратора, выход которого подключен ко входам регистра первого операнда и счетчика третьего операнда, второй вход первого коммутатора подключен к выходу блока управления, а второй вход каждого последующего коммутатора - ко второму выходу предыдущего коммутатора, первый выход первого коммутатора подключен ко входу первого счетчика второго операнда, вход каждого последующего счетчика второго операнда,ф т ст 8 4управленл 1 О поступает импульс с вь- хола носеднегс счетчике делимого 7, преКпат 1;:-,Сл НО: туПЛЕНИЕ ТаКТОВЫХ ИмпуЛЬтсов и пронесс делецл с заданной точноСтПО ЗаКацтнБВЕТСЛ3 1=киме уможенил множимое записыааетсл в регистр 1 и счетчики 2 и 3,а множитель - в счетчик 9, работающийВ РЕЖИМЕ ВЬтчтаПЛ, РЕЗУЛЬтат ПОЛУЧВЕтслв счетчкях 6 и 7, работающих в режимеСтуММИроттащя. ПО КОМаидЕ НВЧаЛО УМНОженил", .с выхода блока управления 10начинают поступать импульсы на вход первого коммутатора 4 и анапогично пропеосу вьчитаия производится суммированиетдслет записанного в счетчиках множимого 2 и 3 с содержимым счетчиков результата 6 я 7. После обнуления всех счетЧИКОВ МохттМОГО На ВЬХОДЕ ОКОНЕЧНОГОдешифратора 13 появляется импульс, который поступает на вход регистра 1 ивход счетчика множителя 9, вновь осуществляетсл запись множимого в счетчики2 и З,.вычитается единица из множителяи процесс суммирования повторяется дотех нор, пока не обнулится счетчик мнокттеля 9, Таким Образом, число, записанНОЕ та СтЕтИКВХ 2 И 3 ттНожИМОЕ) ПрОсуммируетсл с содержимым счетчика результата столько раз, какое число запися 1 О В счет"ике мнокителя 9 е С Вьходасчетчка 9 поступает импульс, прекратится поступление тактовых импульсов изблока управления 1 О и процесс умноженияз якачтв яетсл,Р паном устройстве операнд записываетсл в разряда" счетчиков, соединенныхпоследов ательно через коммутаторы приЧем:т гт П Л 1,тЧ Е и тт В Ь. Отт Н рв Дт и 1 ПЕт О . т (т: 1 Ч цКО В 1 тООГО тат тНП а тцярео ЭПттМОНТ,т т 1,1 Ь.ООМ СООТВЕТС".Я"ОНЕто т:,.Омт.1 ттйТОт";Вто:О, ОСПЕНЦЕт О С ЕТнка В ОРОГОранца и выход с 1 етчика тре 1 ьего Оне)а-да ноннНочены ко входам бпока ураде.Н 1 и;Иа чертеже изображена схема устрокОУстройсво содержит регистр певвогоонервнда 1 т счетчики первого операнда2 и 3, коммутаторы 4 и 5, счетчики в".;.:рого операнда 6 и 7 элемент 8 ИЛИт счетЧИК трЕтЬЕГО ОПЕраНда 9, бЛОК управнтаИЯ1 Одешифраторы 11 и 12, оконечцьтй г:;.:иНфратор 13,Вычислитеьное устройство работаетСЛЕдующИМ ОбраЗомтВ РЕЖИМЕ ДЕЛЕНИЯ ДЕЛИМОЕ Зя.нсщааотт тВ счетч 1 ки 6 н 7 а дел 1 ттепь - В регцст 31 и сЧеТЧиКИ 2 И 3, ртботаощЕ в тазСтттеВЫЧтанИЛ. РЕЗУЛЬтат ПОЛУЧаЕтСЯ В СЧЕТт"ке 9, работающем в режиме суммирования,2По команде "начало деления", с выхода блока управления 1 О на вход первого ком"-. мутатора 4 начиняот поступать тактовые ,НУльсьт деднфРЯтОР 12 РазРешае пРО- хождение этих импульсов на входы счет 30 чиков 2 и 6 и запрещает прохождение этих импульсов на вход второго коммутатора 5, После того, как в счетчике оудет записан "О", дешифратор 12 запретит прохождение импупьсов черсз коммуОтп ор4 на входы счетчиков 2 и 6 ц разрешит нх прохождение на вход второго коммутатора 5, Таким образом, производится вычитание числа, записанного в счеттике делителя 2 из числа, занисацного в счетчита ке делимого 6, Если в процессе зычнтания Обнуляется счетчик 6. то с его . т.;, Хода ЧЕРЕЗ ЭПЕМЕНП 8 И Щ ттт т О;.т ЛЬС т ВЬттоэтСЛ Э,.ццда;З ннтвЕТСЯ ЗВЕм ЕдятттЬЬ В СТЯРШСт РОЗОУДЕ АнаОгнтЬт ОбраЗОМ НроняводБТСЛ БЬ тание числя, записанного в счетчик; -ттттспа За;; аттнтот; - , т тз,"т тКЕОбцуЛЕНИЛ ВСЕХ СЧЕТЧИКОВ двН;тэтЛ т.аи, ХОДЕ ОКОНЕЧНОГО дЕШцфратОра 1.т ПО:.Вцтя-""СЛ "МцттЬС. СТО эцт ПОС утЕЕТ - :" р.гистра 1 и вход счетчика резтньтата ." ЯНОВЬ ОСттЦЕСТВЛЯЕТ Я ЗаПИСЬ дЕПтт т; т счеттпп:.и 2 и 3, занисываетсЯ единьдО. В СчтэттвК РЕЗУЛЬТВТа И НРОДЕСС Выт 1 ИТанияЬовторяЕтСЛ дО тЕХ Нор, ПОКа ЧИСЛО, .З 1 т 1 санное в счетчиках де:имого 6 н 7 не .:ВЛЕт МЕЦЬШЕ ДЕЛтвцлт та ВХОД бЛОКВ т,ет суммарное число разрядов счетчиковНЕ УВЕПЧВЯЕТСт., 8 Этом СЛ ЧаЕ МОжксря; НЬ", СЧС"ттт ОСНОВ тттизт( СИСТЕМЫс:ттт.специя . , ", Б это., случае время,необходимсе дл;: Вьчтаилт бУдет Равно:т Ю2)Р=-ставитепь В. Березхред Э. фечо ктор М. Пож Киселева Редакто Тираж 571дарственного комитета ССизобретений и открытийа, Ж, Раушская наб.,аз 36 одпи ИПИ Го о делам 5 Мос 4/5 пиал ППП Патент, г. Ужгород, ул. Проектная, 4 5 74 9 разряпньсх лвоичньтх чисел (обычная длина слова ЭВМ) и использования 4-х 8-разрядных счетчиков выигрыш во времени равен 4 х 10 раз,Формула изобретения Вычиспитепьное устройство, содержащее счетчик операндов, блок управпения, элементы ИЛИ и регистр первого операнда, выходы которого подключены к первым входам счетчиков первого операнда,о т - и и ч а ю щ е е с я тем, что, с цепью повышения быстродействия устройство содержит коммутаторы и дешифраторы, причем первые выходы коммутаторов подкпючены ко вторым входам соответствующих счетчиков первого операнда, выходы которых соединены со входами соответствую 20 щих дешифраторов, выходы которых подкпючены к первым входам соответствующих коммутаторов и ко входам оконечного дешифратора, выход которого подкпю 28 6чен ко входам регистра первого операнда и счетчика третьего операнда, второйвход первого коммутатора подключен квыходу блока управления, а второй входкаждого последующего коммутатора - ковторому выходу предыдущего коммутатора,первый выход первого коммутатора подключен ко входу нервого счетчика второго онеранда, вход каждого последующего счетчика второго операчда подключен к выходупредыдущего счетчика второго операндачерез элемент ИЛИ, другой вход которого соединен с первым вькодом соответствующего коммутатора, выход последнегосчетчика второго операнда и выход счеччика третьего операнда подкпючены ковходам блока управления.Источники информ адин,принятые во внимание при экспертизе1. Авторское свидетельство СССРМе 434413, кп. Я 06 Р 7/52, 1972.2. Авторское свидетельство СССРМ 435521, кл. 0-06 Р 7/38, 1972