Способ аналого-цифрового преобразования и устройство для его осуществления

Союз Советских Социалистических Республик(23) Приоритет Н 03 К 13/17 Государственный комитет СССР по делам изобретений я открытий(088,8) Дата опубликования описания 150680(72) Авторы изобретения Ю,М, Горетов и В,Г. Попов Особое конструкторское бюро Института космических исследований АН СССР(54) СПОСОБ АНАЛОГО-ЦИФРОВОГО ПРЕОБРАЗОВАНИЯ И УСТРОЙСТВО 11 ЛЯ ЕГО ОСУЩЕСТВЛЕНИЯ 1Изобретение относится к импульс ной технике и может быть использовано в информационно-измерительныхсистемах,Известен способ аналого-цифрового преобразования, заключающийсяв том, что входной сигнал в первомтакте, интегрируют, а затем во второмтакте эа ряд последовательных ша.гов разряжают интегратор от источника опорного напряжения, полярностькоторого противоположна полярностиизмеряемого напряжения, а величинаего меняется в,каждом шаге интегрирования и выбирается сравнением 15проинтегрированного входного сигнала с напряжением, определяющим вескаждого шага интегрирования. Ряднапряжений, определяющих количествошагов интегрирования и вес каждого 20шага, является набором опорных уровней, Код преобразования определяют поколичеству шагов и времени разрядакаждого шага интегрирования 1).Устройство, реализующее способ, 25содержит интегратор, задатчик опорных уровней, набор компараторов,определяющих сравнение проинтегрированного напряжения с набором опорных уровней, схему управления, ана лизирующую результат сравнения иподключающую с помощью входных ключей к входу интегратора соответствующие напряжения опорного уровня, а кгенератору тактовых импульсов - раз -рядные счетчики,Недостатками способа являются малое быстродействие преобразованияи конструктивная сложность его реализации, поскольку устройство содержит число компараторов, равное количеству опорных уровней, т, е.числу шагов интегрирования, которое,в конечном итоге, определяет быстродействие преобразователя.Известны и другие, более быстродействующие способы преобразования,например способ поразрядного уравновешивания, параллельного действия,комбинированного типа, однако ониобладают меньшей точностью и помехоустойчивостью 2),Целью изобретения является повышение быстродействия преобразования и упрощение. конструкции преобразователя.Цель достигается тем, что входной сигнал интегрируют и в процессеинтегрирования производят сравнениеинтегрируемого напряжения с напря25 3 О 35 40 жением опорных уровней с одновременным переключением ряда опорных уровней, по окончании интегрирования входного сигнала к входу интегратораподключают эталонное напряжение с полярностью входного сигнала и интегрируют его до ближайшего опорногоуровня, по номеру которого и времени интегрирования эталонного сигнала определяют код преобразования.Способ осуществляется с помощьюустройства, включающего интегратор,выходом подключенный к вычитающемувходу компаратора, суммирующий входкоторого подключен к выходу смещенного цифроаналогового преобразователязадатчика опорных уровней, а выходк входу схемы управления, к выходам которой подключены ключ разрядаинтегратора и счетчики младших и старших разрядов, причем к выходу последнего подключены управляющие входыцифроаналогового преобразователя,смещающий вход которого соединен систочником эталонного сигнала,На чертеже изображена функциональная электрическая схема устройства для осуществления способа аналого-цифрового преобразования, Оносодержит интегратор 1, к входу которого через коммутирующие ключи2, 3 подключены соответственно источник измеряемого О и эталонного Ц 9напряжений. Выход интегратора электрически соединен с вычитающим входом компаратора 4, суммирующий входкоторого подключен к выходу цифроаналогового преобразователя 5, являющегося задатчиком опорных уровней.При этом смещающий вход преобразователя 5 электрически соединен систочником эталонного напряжения 09,Выход компаратора подключен к входусхемы управления б, к выходам которой подключены счетчик 7 старших разрядов, счетчик 8 младших разрядов, коммутирующие ключи 2 и 3, атакже разрядный ключ 9, включенныйпараллельно интегрирующей емкости 10.Выход счетчика 7 электрически соединен с управляющими ключами задатчика опорных уровней 5, Выходной кодснимается с прямых выходов счетчика 7 и инверсных выходов счетчика 8.В первом такте интегрирования навход интегратора 1 через ключ 2в течение времени Т подается измеряемое напряжение 3 . Ключи 3 и9 пфи этом разомкнуты, счетчик 7находится в состоянии 1 нуль, чтосоответствует коду 00, если система расчитана на четыре опорныхуровня, Количество уровней выбирается, исходя из требования к быстродействию.преобразователя.Положение счетчика 7 определяетвыходное напряжение с цифроаналогового преобразователя 5, Таким образом, в положении счетчика 7, равном нулю, с выхода преобразователя 5 на вход компаратора 4 подается напряжение, соответствующее первому опорному уровню. В ходе интегрирования входного сигнала выходное напряжение интегратора 1 сравнивается на компараторе 4 с вы - ходным напряжением преобразователя 5 и, когда выходное напряжение интегратора превысит напряжение опорного уровня 100, компаратор срабатывает и выдает сигнал на схему управления б, которая переключает счетчик 7 в положение 01, в результате чего на выходе преобразователя 5 появляется напряжение, соответствующее второму опорному уровню 01, а компаратор возращается в исходное состояние.Указанный процесс с соответствующим ростом выходного .напряжения интегратора и опорных уровней продолжается в течение времени Тх. По окончании времени ТХ ключ 2 размыкается, а ключ 3 замыкается и на вход интегратора поступает эталонное напряжение, равное максимальному опорному уровню. Интегратор продолжает интегрировать эталонное напряжение с тем же знаком, что и входной сигнал . В то же время со схемы управления б на вход счетчика 8 начинает поступать тактовая частота, Когда напряжение на выходе интегратора 1 превысит напряжение, выставленное в момент окончания интегрирования входного сигнала, компаратор 4 срабатывает, схема управления размыкает ключ 3, отключает генератор тактовой частоты от входа счетчика 8 и через промежуток времени Т в течение которого происходит считывание показаний счетчиков 7 и 8, формирует импульс, который устанавливает счетчики в исходное состояние и замыкает ключ 9, интегрирующая емкость разряжается до нуля и система возвращается в исходное состояние.Старшие разряды кода снимаются с прямых выходов счетчика 7, а младшиес инверсных выходов счетчика 8.Формула изобретения1, Способ аналого"цифрового преобразования, включающий интегрирование входного сигнала и сравнение его с набором опорных уровней, о т л ич а ю щ и й с я тем, что, с целью увеличения быстродействия, сравнение с набором опорных уровней производят одновременно с интегрированием входного сигнала, по окончанйи которого включают эталонный сигнал той же полярности и интегрируют его до следующего опорного уровня, по номеру которого и времени интегри741459 Составитель Ю, Богдановикова Техред Н.Бабурка Корректор М, Кост Редакто Заказ 3 е Потета СССРкрытийаб д, 4/ 8/54 Тираж 995 ЦНИИПИ Государственного по делам изобретений 5, Москва, Ж, Раушсоми 303 илиал ПП Патент , г, Ужгород, ул. Проектна рования эталонного сигнала определяют код преобразования.2. Устройстводля осуществления способа по и. 1 включает интегратор, выход которого подключен к вычитающему входу компаратора, суммирующийвход которого подключен к выходу цифроаналогового преобразователя, а выход - к входу блока управления, к выходам которого подключены ключ разряда интегратора, счетчик младших разрядов и счетчик старших разрядов, к выходу которого подключены управ.ляющие входы цифроаналогового преобразователя, смещающий вход, которого соединен с источником эталонногосигнала,Источники информации,принятые во внимание при экспертизе1, Прянишников В,А, Интегрирующиецифровые вольтметры постоянного тока, Л., Энергия, 1976, с. 49-53.2. Бахтиаров Г.Д., Дикий С,А.Аналого-циФровые преобразователи,Зарубежная радиоэлектроника,е 1, 1975, с. 52-90 (прототип).