Устройство управления установкой триггерных схем

О П И С А-"Н М-Е ИЗОБРЕТЕН ИЯ Союз СоветскикСоцивлистическикРеспублик К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(53) УДК 681.325 (088.8) но делам изобретений н открытийОпубликовано 15.03.80. БюллетеньОДата опубликования описания 25.03.80(54) УСТРОЙСТВО УПРАВЛЕНИЯ УСТАНОВКОЙ ТРИ ГГЕРНЫХ СХЕМУстройство относится к вычислительной и импульсной технике и может быть использовано в вычислительных комплексах и устройствах дискретной автоматики для автоматического обнуления отдельных массивов памяти на триггерных элементах при записи в них посылок информации, например в автоматизированных измерительных системахх. Известно устройство фотодиодного ввода информации в триггеры регистра памяти, содержащее фотодиоды, диоды, триггеры регистра памяти и ждущий блокинг-генератор, вход которого соединен с нулевыми выходами триггеров регистра памяти, а выход подключен к нулевым входам указанных триггеров. В этом устройстве установка триггеров в исходное состояние осуществляется одновременно с записью в них новой информации. При этом обнуление происходит за счет разной длительности обнуляющего и информационных сигналов 11. Недостатком известного устройства явяется то, что длительность обоих сигналов должна выбираться с учетом максимально возможных задержек элементов, а такжеразличных дестабилизирующих факторов. Известно также устройство управлениятриггернь 1 х схем, содержащее шины данньх, триггерные элементы памяти, выправляющий 5КЯ-триггер, два элемента И, элемент ИЛИ, дешифратор и шину обнуления, соединенную с первыми входами элементов И, второй вход первого из которых соединен с инверсным выходом управляющего К 5-триго гера, а выход - с входами К трчггернь 1 хэлементов памяти, при этом прямые выходы последних соединены с входами элемента ИЛИ, а инверсные выходы - с входами дешифратора, выход дешифратора соединен с вторым входом второго элемента И, выходом подключенного к входу Я управляющего КЯ-триггера, вход- К которого соединен с выходом элемента ИЛИ, шины данных соедичены с входами Я триггерных элементов памяти. В таком устройстве цикл записи информации в триперные элементы памяти начинается с прихода л.равляющего импульса по шине обнуления. После обнуления триггерных элементов памяти по шинам данных поступают импульсы, устанавливающие соответствующие триггерные элементы памяти в единичное состояние 12.Недостатком известного устройства является то, что длительность сигнала обнуления и сигнала установки выбирается с учетом максимально возможных задержек элементов и различных дестабилизирующих факторов, что увеличивает время установки триггерных элементов памяти в новое состояние.Целью изобретения является уменьшение времени установки триггерных элементов памяти.Поставленная цель достигается тем, что в устройство управления установкой триггерных схем, содержащее шины данных, шину обнуления, триггерные элементы памяти, управляющий КЯ-триггер, элемент И, элемент ИЛИ и дешифратор, входами соединенный с инверсными выходами триггерных элементов памяти, входы К которых соединены с выходом элемента И, причем первый вход последнего соединен с инверсным выходом управляющего Ю-триггера, вход К которого соединен с выходом элемента ИЛИ, введены дополнительные элементы И по количеству триггерных элементов памяти, а в элементе ИЛИ - дополнительный вход, причем выходы дополнительных элементов И соединены соответственно с входами Я триггерных элементов памяти, первые входы дополнительных элементов И соединены с прямым выходом управляющего КЬ-триггера, Ь-вход которого соединен с выходом дешифратора, шины данных подключены соответственно к вторым входам дополнительных элементов И к входам элемента ИЛИ, выход которого соединен с вторым входом элемента И, шина обнуления соединена с дополнительным входом элемента ИЛИ.На чертеже представлена схема предлагаемого устройства и приняты следующие обозначения: 1-1, 1-2, 1-3 - триггерные элементы памяти, 2 - дешифратор, 3 - элемент И, 4 - управляющий КЯ-триггер, 5 - элемент ИЛИ, 6-1, 6-2, 6-3 - элементы И, 7 - шина обнуления и 8 - шины данных.Инверсные выходы триггерных элементов памяти соединены с входами дешифратора, выходом соединенного с 5-входом управляющего триггера 4, К-вход которого соединен с выходом элемента ИЛИ 5 и с входом элемента И 3. Выход последнего подключен к К-входам триггерных элементов памяти 1-1, 1-2, 1-3, Я-входы которых соединены соответственно с выходами элементов И 6-1, 6-2 и 6-3. Первые входы элементов И 6-1, 6-2, 6-3 соединены с прямым выходом управляющего КЯ-триггера 4, а вторые входы - с шинами 8 данных, которые соединены с входами элемента ИЛИ. Дополнительный вход элемента ИЛИ соединен с шиной обнуления 7, инверсный выход управляющего КЯ-триггера 4 - с вторым входом элемента И 3.формула изобретения 4 О 45 56 55 5 1 О 55 эо и эо Э 5 Устройство работает следующим образом.При отсутствии входной информации на шинах 8 и 7 на выходе элемента ИЛИ 5 присутствует нулевой потенциал, он удерживает управляющий триггер 4 в состоянии, при котором на его прямом выходе имеется нулевой потенциал, а на инверсном - высокий,При поступлении входной информации по шинам 8 на выходе элемента ИЛИ формируется положительный потенциал, который, пройдя через элемент И 3, поступает на входы К триггерных элементов памяти 1-1, 1-2, 1-3. После установки всех триггерных элементов памяти в состояние О на выходе дешифратора 2 формируется потенциал, устанавливающий управляющий триггер 4 в состояние 1, при этом триггерные элементы памяти, на соответствующих шинах которых присутствует высокий потенциал, устанавливаются в состояние 1.После снятия входных сигналов с шин 8 на выходе элемента ИЛИ 5 формируется нулевой потенциал, который устанавливает управляющий триггер 4 в исходное состояние.Предлагаемое устройство может работать и в режиме принудительной установки от специального обнуляющего сигнала, поступающего по шине 7.Промежуток времени, в течение которого происходит цикл автоматическог обнуления и записи входной информации в триггерные элементы памяти, определяется только временем на переходные процессы в элементах устройства. Этот промежуток времени, обусловленный реальными задержками элементов устройства, существенно меньше промежутка времени, необходимого для функционирования устройства с учетом максимальных задержек элементов. Устройство управления установкой триггерных схем, содержащее шины данных, шину обнуления, триггерные элементы памяти, управляющий КЯ-триггер, элемент И, элемент ИЛИ и дешифратор, входы которого соединены с инверсными выходами триггерных элементов памяти, входы К которых соединены с выходом элемеьта И, первый вход которого соединен с инверсным выходом управляющего КЬ-триггера, вход К которого соединен с выходом элемента ИЛИ, отличающееся тем, что, с целью уменьшения времени установки триггерных элементов памяти, в него введены дополнительные элементы И по количеству триггерных элементов памяти, а в элемент ИЛИ -- дополнительный вход, причем выходы дополнительных элементов И соединены соответственно с входами Ь триггерных элементов памяти, первые входы дополнительных элементов И соединены с прямым выходом управляющего КЯ-триггера, Ь-вход которогосоединен с выходом дешифратора, шины данных соединены соответственно с вторыми входами дополнительных элементов И и с входами элемента ИЛИ, выход которого соединен с вторым входом элемента И, шина обнуления соединена с дополнительным входом элемента ИЛИ. СостаТех ред Тираж 9 ПИ Государстделам изобр Москва, Ж - 3 П а Патент,Источники информации,принятые во внимание при экспертизе