Устройство защиты от ошибок телеграфной аппаратуры с решающей обратной связью

Союз Севвтсва Соцналнстнческнх РеспубпнкВТОР СКОМУ СВИДЕТЕЛЬ СТ 61) Дополнительное к авт, свид-в 2) Заявлено 03.0 78 (2 1) 261 0635/18-09явки-М, Кл. Н 04 1. 1/16(5 присоединение Государственный комитет ссср по делам изооретений н открытийата опубликования описания 25.10.7(72) Авторы изобретения ирожков и А Хрусталбко 1) Заявител) УСТРОЙСТВО ЗАЩИТЫ О АППАРАТУРЫ С РЕШАЮЩ счетчик импульсов с исполнительным блоком, а также последовательно соединенные декодер и дешифратор команд, введены блок запрета, элемент задержки и дешифратор подтверждения, к его входу подключен один из выходов декодера; другой выход которого через элемент задержки подключен к запускающему входу датчика импульсов, выход этогодатчика подключенк блокирующему входу динамического запоминающего щ блока непосредственно и через блок запретак другому входу блока управления, третий выход которого подключен к запускающему входу счетчика импульсов с исполнительным блоком, а к третьему входу блока управления, объединенному с запрещающим входом блока запрета, подключен выход дешифратора команд, при этом выход дешифратора подтверждения подключен к сбрасывающим входам датчика команд и счетчика импульсов с исполнительным блоком, причем сбрасывающий вход и один из выходов счетчика импульсов с исполнительным блоком объединены и подключены к входу блока запрета, а другой выход счетчика импульсов с исполнительным блоком подключен к вхоИзобретение относится к технике связии может использоваться в аппаратуре передачи данных.Известно устройство защиты от ошибоктелеграфной аппаратуры с решающей обратной связью, содержащее на входе последовательно соединенные динамический запоминающий блок и блок управления, один выход которого подключен к входу динамического запоминающего блока, а другой выходк входу кодера, датчик импульсов, счетчикимпульсов с исполнительным блоком, а также последовательно соединенные декодери дешифратор команд 1.Однако такое устройство имеет большоевремя вхождения в связь.Цель изобретения - сокращение времени вхождения в связь,Для этого в устройство защиты от ошибок телеграфной аппаратуры с решающейобратной связью, содержащее на входе последовательно соединенные динамический запоминающий блок и блок управления, одинвыход которого подключен к входу динамического запоминающего блока, а другой выход - к входу кодера, датчик импульсов,ШИБОК ТЕЛЕГРАФНОЙОБРАТНОЙ СВЯЗЬЮду исходного состояния дииамического запоминаюшего блока.На чертеже дана структурная электрическая схема предложенного устройства.Устройство содержит динамический запоминающий блок 1, блок 2 управления, кодер3, датчик 4 импульсов, счетчик 5 импульсовс исполнительным блоком, дешифратор 6 команд, блок 7 запрета, элемент 8 задержки,дешифратор 9 подтверждения и декодер 10,Устройство работает следуюшим образом, 1При организации нового направлениясвязи (режим вхождения) на выходе декодера 10 присутствует сигнал вхождения,По оксцчании вхождения (например, конецфазировация синхронных распределителей)через элемент 8 запускается датчик 4, выход ные сигналы с которого запрещают считывание информации с динамического запоминающего блока 1, а через блок 7 запрета воздействуют на блок 2 управления таким образом, что последний формирует служебнуюкомбинацию, которая через кодер 3 посылается в канал связи,Одновременно с выхода блока 2 управления запускается счетчик 5. В качестве служебной комбинации можно применить любую, например разрешенную комбинацию циклического кода, отличную от информационных. Через декодер 10 при помощи дешифратора 6 принятая из канала связи команда воздействует на вход блока 2 таким зо образом, что с его выхода формируется комбинация подтверждения, по структуре отличная от принятой, По окончании передачи команды подтверждения по обратному каналу она выделяется дешифратором 9, выходной сигнал последнего останав 35ливает счетчик 5 и датчик 4. Сигнал с выхода дешифратора 9 снимает показание счетчика 5, которое является числом, представляюшим собой оптимальную емкость динамического запоминающего блока 1, и че рез исполнительный блок счетчика 5 устанавливает емкость динамического запоминаюшего блока 1, равной показанию счетчика 5.45Аналогично определяется емкость динамического запомицаюшего блока 1 ца противоположной станции. В случае совпадения во времени служебной команды и команды, принятой по обратному каналу, приоритет при помогци блока 7 отдается команде, приня ф той по обратномуканалу, посколькузадерж-ка в последней может вызвать завышенные показания счетчика 5, а начало отсчета импульсов счетчика 5 производится выходным сигналом с третьего выхода блока 2. 55Величина задержки элемента 8. выбирается из следующего условия: служебная команда, сформированная после фазирования со стороны обратного канала, должна передаваться по прямому каналу, когда синхронные распределители фазируются в обоих направлениях,Если при определении емкости динамического запоминаюшего блока 1 в канале связи искажается служебная команда или команда подтверждения, то счетчик 5, настроенный на максимально возможную длительность задержки сигнала подтверждения, по истечении этого времени со второго выхода выдает сигнал на сброс счетчика 5 и сигнал на повторное формирование служебной комбинации через блок 7 на блок 2. Процесс определения емкости динамического запоминаюшего блока 1 повторяется,Предлагаемое устройство позволяет автоматически определять емкость динамического запоминающего блокаи тем самым полностью автоматизировать процесс вхождения в связь в коммутируемой сети.формула изобретенияУстройство защиты от ошибок телеграфной аппаратуры с решаюшей обратной связью, содержащее на входе последовательно соединенные динамический запоминаюший блок и блок управления, один выход которого подключен к входу динамического запоминающего блока, а другой выход - к входу кодера, датчик импульсов, счетчик импульсов с исполнительным блоком, а также последовательно соединенные декодер и дешифратор команд, отличающееся тем, что, с целью сокрашения времени вхождения в связь, введены блок запрета, элемент задержки и д=шифратор подтверждения, к его входу подключен один из выходов декодера, другой выход которого через элемент задержки подключен к запускающему входу датчика импульсов, выход этого датчика подключен к блокирующему входу динамического запоминаюшего блока непосредственно и через блок запрета к другому входу блока управления, третий выход которого подключен к запускаюшему входу счетчика импульсов с исполнительным блоком, а к третьему входу блока управления, объединенному с запрещающим входом блока запрета, подключен выход дешифратора команд, при этом выход дешифратора подтверждения подключен к сбрасываюшим входам датчика команд и счетчика импульсов с исполнительным блоком, причем сбрасываюший вход и один из выходов счетчика импульсов с исполнительным блоком объединены и подключены к входу блока запрета, а другой69204 Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССР568179, кл. Н 04 1. 1/16 1975 (прототип). Т. Маркин овая Составител Техред О. Лу Тираж 775 И ИПИ Государственного по делам изобретений 5, Москва, Ж - 35, Рау П П П Патент, г. Ужговыход счетчика импульсов с исполнительнымблоком подключен к входу исходного состояния динамического запоминающего блока. комитета и откры шская на од, ул. Корректор Н. ЗадериПодписноеСССРий