Цифровое интегрирующее устройство

72) Авторы изобретеин Ж Кол бекоснов-., итель ВОЯ ИНРЕГРИРУЮШЕЕ ТРОЙ СТВО а 1..,; .,;.;::":,.2Изобретение относится к вычислитель-,:-.дами блока сравнения кодов, вторые вхоной технике и может быть использовано " ды бпокй сравненакодов подключены к в цифровых сглаживающих и преобразую- ." ,шине кбда ОпорногоуроваЬ а выкод соеших системах. .динен с перйымй входами элементов ИИзвестны интегрирующие устройства. выходы которых подключень 1 ко входам. 1, содержащие интегрирующие и сум- .: ф,накопитем, входь цифрового интегратомирующие усилители, ключи цифроанв- "ра соединены, с вьходами элементов ИЛИ логовый преобразователь и двоичный счеФ",": группььчик, в которых интегрирующие усилители" - .,. Недостатком это ч о6 сУатком этого чстоойства явля- работают поочередно, что позволяет по-ется невоЮ 4 ожность у рся евоМожность и ввления динами- лучить достаточно широкий динамическическим дивцазойом р ц р диапазон интегрирования. Недостаток -. рования, чтб ухудрования что: дшает точность интегрит кого устройства состоит в том, чтороввния при заданной разрядности счетпри заданной разрядности цифроаналогов : : чика или Интегратора. го преобразователя точность интегрирова Целью изобрет ни р релью изо етения является овсшиоения и динамический диапазон определяют- ние динамического диапазона и повышеся ценой младшего разряда и не могут ние точности работы устройства при заменяться в процессе интегрирования, что данной разрядности. сужает область его применения; Поставленная цель достигается зв счетНаиболее близким техническим реше- то 1 о, что в предлагаемое цифровое интегнием к данному изобретению является рирующее устройство введены вычитакнций устройство 21, содержащее датчик управ блок, две группы коммутаторов, допожщляюшего кода, цифровой интегратор, вы- тельная группа элементов ИЛИ и инверходы которого соединены с первыми вхо- торы, причем первая группа вычитаю/: При приближении накопленного сигналак заданной Ьеличйне, определяемой датчикоМ управляющего кода 6, разностьна выходе вычитающего блока уменьшаетоя,Это приводит к,такой настройке коммутаторов 8, что сдвиг уменьшается (впредельном случае до О), а сдвиг, выходньк сигналов интегратора 1 за счеткоммутаторов 12 увеличивается (в предельном случае до максимума, обесцечи 55. вая направление старшего разряда интегратора 1 в младший разряд накопителя4), Таким образом, при приближении кзаданной границе чувствительность интегратора 1 повышается, т. е, устройство работает о максимальной точностью,тогда как в начале работы за счет сдвига (масштабирования) юсодного сигналаустройство работает с невысокой точностью, но с более высоким быстродействием за счет редкого использования операций пересылки в накопитель. Такой ре 55 3 69щего блока соединена с датчиком управляющего кода, вторая группа вычитаюшего блока подключена к выходам накопителя, а выходы вычитаюшего блока соединены с управляюшими ьходами коммутаторов первой группы и через инверторы - с управляющими ьходами коммутаторов второй группы, информационные ьходы коммутаторов второй группы подключечены к информационным шинам устройст=ва, выходы соединены со входами элементов ИЛИ группы, информационные ьходы"коммутаторов первой группы соединеныс выходами интегратора, а выходы коммутаторов первой группы через элементы ИЛИ дополнительной группы подключены ко вторым ьходам элементов И.На чертеже показана схейа предлагаемого устройства.Устройство содержит цифровой интегратор 1, группу элементовИЛИ 2, блоксравнения кодов 3, накопитель 4, элемен-ты И 8, датчик управляющего кода 6,вычитающий блок 7, первую группу коммутаторов 8, входную информационнуюшину 9, инверторы 10, вторую группукоммутаторов 11, дополнительную группуэлементов ИЛИ 12,Устройство работает следующим образом.Входнойсигнал поступай на входцифройого интегратора 1 через последова тельно включенные группу коммутаторов8 и группу элементов ИЛИ 2. При"этом,в зависимости от настройки коммутато-,Фров 8, каждый из И ьходньв разрядовинформационной шины 9 может быть подключен к любому ьходу цйфрового"ингег"-ратора 1. Благодаря параллельному включению управляющих "ьходов всех коммутаторов 8, всР разряды информационной шины 9 смешаются одинаково при прохождении коммутаторов, что обеспечиваетсдвиг разрядов при поступлении на ьходыцифрового интегратора 1. Такой сдвигфактически означает управление масштабом интегрирования. Выходной сигналс вькодов интегратора 1 также сдвигается аналогичной цепочкой коммутаторов11 и элементов ИЛИ 12 и поступает навходы накопителя 4 через элементы И8, которые открываются в случае сраба-тывания блока сравнения кодов 3. Этотблок настраивается кодом опорного уровня на сигнал интегратора 1, близкий к,его верхней границе.Каждый раз при достижении сигналоминтегратора 1 опорного уровня в накопи 1878 4 тель 4 засылается результат интегрирования, равный опорному уровню. Таким образом, при засылке результата интег рирования в накопитель 4 целесообразно использовать только те выходные разряды интегратора 1, к которым в данном случае чувствителен блок сравнения кодов3, т. е. разряды, определяющие опорныйуровень. Сброс интегратора осуществляется при этом автоматически по разрядам опорногоуровня. Перед засылкой внакопитель 4 производят целенаправленное смешение (масштабирование) результатов интегрирования. При этом смещейие разрядов происходит в направлении,обратйбм направлению смещения сдвига) входных разрядов информационнойшины 9, что обусловлено параллельным подключением управляющих входов коммуУлравпенйе сдвигом разрядоц осуществляется вычитающим блоком 7, проиэводяшим анализ,накопленного результата,жим работы наиболееэффективен для боль, шинства случаев применения устройств такого типа. Сдвиг, выходных разрядов интегратора 1 необходим для выравнивания масштабов при засылке результата в накопитель 4. Эффективность предложенного устройства проверена для случая его использования в цифровых рекурсивных фильтрах, состоящих иэ последовательно включеньас цифровых чнтеграторов.Составитель С. Беланская Тахред 3. фанта Корректор Н, Заде Редактор, Н. а Заказ 6219/41 Тираж 780 ОНИИПИ Государственного комИтет по делам изобретений и открь 113035) Москва, Ж, РаушскаяПодписноеСССРий,б., д. 4/ пиал ППП фПатентф) г. Ужгород, ул. Проектная, 4 5 6918Использование предложенного устройства в) качестве только выходного интегратора рекурсивного фильтра позволяет повысить точность по координате в 3-10 раз, по первой производной в 10-80 раэ, по второй производной в 10-80 раз.с формула изобретения 1 ОЦифровое интегрирующее устройство, содержащее датчик управляющего кода, цифровой интегратор, выходы которого соединены с первыми аходами блока сравнения кодов, вторые входы блока срвв 1 нения кодов подключены к шине кода опорного уровня, а выход соединен с первыми . аходами элементов И, выходы которых подключены ко аходам накопителя, аходй цифрового интегратора соединены с выхо дами элементов ИЛИ группы, о т л и -.ч а ю щ е е с я тем, что, с целью расширения динамического диапазона и повышения точности интегрирования при заданной разрядности, в него введены вычи-.тающий блок, две группы коммутаторов,78 бдополнительная группа элементов ИЛИ и.инверторы, причем первая группа аходоввычитающего блока соединена с датчикомуправляющего кода, вторая группа входов вычитающего блока подключена к выходам накопителя, а выходы вычитающегоблока соединены с управляющими входами коммутаторов первой группы и черезинверторы - с управляющими входами коммутаторов второй группы, информационныевходы коммутаторов второй группы подключены к информационнымшинам устройства, выходы соединены со входами элементов ИЛИ группы, информационные ахи)ды коммутаторов первой группы соединеныс выходами интегратора, а вьводы коммутаторов первой группы через элементыдополнительной группы подключены ковторым аходам элементов И,Источники информации,принятые во вииманйв при экспертизе 1. Авторское свииетельство СССР Ь 301713) кл. 4 06 З 7/18, 1969. 2. Йатен 1 СЙА Ж 3879128) кл. 326-127, опублнк, 1971) (прототип).