Аналого-цифровой преобразователь

Союз Советских Социалистических РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оц 661782(23) Приоритет -1) 2110248/18-21о Гооудвротееииый комет СССР оо делам иэаоретеиий и открытий(72) Автор изобретени А. 3. Ходоровски Московский ордена Ленина авиационный институ им. Серго Орджоникидзе(71) Заявитель 54) АНАЛОГО-ЦИФРОВОИ ПРЕОБРАЗОВАТЕ Изобретение относится к области вычислительной техники и может быть использовано в контрольно-измерительных системахразличного назначения.Известен аналого-цифровой преобразователь, в котором с целью сокращения объема формируемых данных осуществляетсяпредсказание текущих значений преобразуемого сигнала по его значениям в моментыформирования ранее полученных отсчетов 1. Он содержит основной и. дополнительный преобразователи кода в напряжение, решающий блок, блок управления, логические элементы и преобразователь временного интервала в код,Недостатком его является сравнительнонизкая точность преобразования.Известен аналого-цифровой преобразователь, содержащий дифференцирующее устройство, один из входов которого подключенк выходу блока управления, другой черезаналоговый коммутатор - к выходам решающего устройства и входному зажиму преобразователя, а выход - к двум входамблока логических элементов И и входамрегистра кода текущего значения кривизны,выходы которого через основной преобразователь кода в напряжение соединены с первыми входами двух элементов сравнения и через последовательно соединенные блок логических элементов И, блок линий задержки и регистр кода граничных значений кривизны с входами двух дополнительных преобразователей кода в напряжение, подключенных выходами ко вторым входам элементов сравнения, выходы которых через логический элемент ИЛИ соединены со входами преобразователя временного интервала в код и блока управления, соответствующие выходы которого подключены к управляющим входам аналоговоо коммутатора и преобразователя временного интервала в код 21.Недостатками таких преобразователей являются большая избыточность информации в выходных данных и низкая динамическая точность, обусловленная наличием ошибок первичной дискретизации сигнала.Целью изобретения является уменьшение избыточности формируемых данных и повышение динамической точности преобразователя.Эта цель достигается тем, что в аналого-цифровой преобразователь, содержащий основной и дополнительный преобразовате3ли кода в напряжение, входы основного пре.образователя кода в напряжение соединены с выходами решающего блока, два входа которого подключены к соответствующим выходам блока управления и через двухвхо довой логический элемент ИЛИ к одному из входов блока логических элементов И и преобразователя временного интервала в код,Он содержит преобразователь временного интервала в код 1, двухвходовой логический элемент ИЛИ, решающий блок 3, блок логических элементов И 4, основной преобразователь кода в напряжение 5, второй двухвходовой логический элемент ИЛИ 6, интегратор , блок суммирования 8, ре-, версивный счетчик 9, дополнительный пре,образователь кода в напряжение 10, два элемента сравнения 11 и 12, блок управления 13, входной зажим 14 преобразователя, шины пороговых напряжений 15, 16 и выходные шины 17 - 19 блока управления. Выходы преобразователя 1 подключены ко входам блока логических элементов И 4 и чеО рез последовательно соединенные решающии блок 3, преооразователь 5 интегратор 7 и блок суммирования 8 ко вторым входам двух элементов сравнения 11 и 12, первые входы которых подключены к шинам пороговых напряжений 15 и 6 соответственно. Второй вход блока суммирования 8 соединен с входным зажимом преобразователя. Выходы элементов сравнения соединены с двумя входами. блока управления 13, выход 7 которого соедийен со входами решающего блока 13 и через элемент ИЛИ 2 со входом преобразователя. Выходы 18, 19 блока управления подключены ко входам решающего блока через последовательно соединенные 50 счетчик 9 и преобразователь 10 ктретьему входу блока суммирования и через элемент ИЛИ 6 ко входу преобразователя 1 и входу блока логических элементов И 4.Устройство работает следующим образом. второй вход которого через второй двухвходовой логический элемент ИЛИ подключен ко входу решающего блока и третьемуО выходу блока управления, два входа которого соединены с выходами двух элементов сравнения,.первые входы которых подключены к шинам пороговых напряжений, введены реверсивный счетчик и последовательно 5 соединенные интегратор и блок суммирования, включенные между основным преобразователем кода в напряжение и вторым вхо - дами элементов сравнения, причем второй вход блока суммирования подключен к входному зажиму преобразователя, а третий через дополнительный преобразователь кода в напряжение - к выходам реверсивного счетчика, два входа которого соединены с двумя входами решающего блока.На чертеже приведена структурная схема предложенного преобразователя. 4В исходном состоянии преобразователь 1, 5 и 10, интегратор 7 и счетчик 9 обнуленьь На входной зажим 14 подается преобразуемое на;тряжение 18 х, на шину 15 положительное пороговое напряжение + Ь, равное допустимому отклонению аппроксимирующей функции от сигнала, а на шину 16 - то же напряжейие, но отрицательной полярности. В момент времени + 1 д сигнал начала преобразования с блока управления 13 поступает по шине 17 на вход преобразователя 1 и запускает его. Этим же сигналом на выходе решающего блока 3 устанавливается код, соответствующий начальному наклону линейно изменяющегося напряжения, снимаемого с выхода интегратора 7. Это напряжение Б имеющее знак, противоположный полярности преобразуемого напряжения 1 х, суммируется с ним в блоке 8 и образованный таким образом сигнал рассогласования 11 = 1 х+ 1 поступает на входы элементов сравнения 1 и 12. Первый цикл преобразования продолжается до мо-мента времени 11, когда сигнал рассогласования становится по абсолютной величине меньше порогового напряжения 18 ( з.Этому моменту соответствует переход элементов сравнения в нулевое состояние.При этом импульсом, поступающим по шине 18, осуществляется считывание данных с блока логических элементов И 4, обнуление преобразователя 1, запись + 1 в счетчик 9 и установка нулевого значения кода на выходе решающего блока 3.Второй цикл преобразования начинается по сигналу с решающего блока 3, которым запускается преобразователь 1. Сигнал рассогласования, равный сумме преобразуемого напряжения Бх, напряжения интегратора 11 с и выходного напряжения преобразователя 10 Ь о, равного по величине пороговому напряжению Ь и совпадающего по знаку с напряжением интегратора, поступает на входы элементов сравнения. Процесс преобразования в этом цикле продолжается до момента времени 1 а, когда один из элементов сравнения переходит из нулевого состояния в единичное. Это происходит, когда сигнал рассогласования превысит по величине пороговое напряжение, При этом блок управления формирует выходной код, несущий информацию отом, какой из двух элементов сравнения сработал. Одновременно по одной из шин 18 или 19 вырабатывается импульс, которым производится считывание кода временного интервала с блока логических элементов И 4, обнуление преобразователя 1 и подается команда на вычисление нового значения кода коэффициента наклона линейно изменяющегося напряжения в решающий блок 3. Код коэффициента наклона линейно изменяющегося напряжения на интервале (т 2, 1 э) определяется по значению коэффициента наклона на предыдущем интервале и последнему отсчету и со661782 формула изобретения 5ответствует разделенной разности преобразуемого напряжения первого порядка на предыдущем интервале. Одновременно в счетчик 9 по шине 18 заносится + 1, если в этот момент (Щ ) (1 Ь + Ы о ). Если(1 х) ( 5 С (1.11 + Ао ), то в счетчик 9 заносится - 1,Новый цикл преобразования начинается с запуска преобразователяи установки нового значения кода коэффициента наклона на выходе решающего блока 3.Затем процесс преобразования повторяется до получения следующего отсчета. Аналого-цифровой преобразователь, содержащий основной и дополнительный преобразователи кода в напряжение, входы основного преобразователя кода в напряжение соединены с выходами решающего блока, два входа которого подключены к соответствующим выходам блока управления и через двувходовой логический элемент ИЛИ к одному из входов блока логических элементов И и преобразователя временного инбтервала в код, второй вход которого через второй двувходовой логический элемент ИЛИ подключен ко входу решающего блока и третьему входу блока управления, два входа которого соединены с выходами двух элементов сравнения, первые входы которых подключены к шинам пороговых напряжений, отличающийся тем, что, с целью уменьшения объема формируемых данных и повышения динамической точности, в него введены реверсивный счетчик и последовательно соединенные интегратор и блок суммирования, включенные между основным преобразователем кода в напряжение и вторыми входами элементов сравнения, причем второй вход блока суммирования подключен к входному зажиму преобразователя, а третий через дополнительный преобразователь кода в напряжение - к выходам реверсивного счетчика, два входа которого соединены с двумя входами решгю 1 цего блока.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР351311, кл. Н 03 К 13/17, 17.09.68.2. Авторское свидетельство СССР365035, кл. Н 03 К 3/17, 24.04.69,орректор М, ВигулаПодписное итета СССР открытий я наб., д. 4/5 ул. Проектная,