Устройство для цикловой синхронизации

11164 О 439 ОП ИСАН И Е ИЗОБРЕТЕНИЯ Союз Советских Социалистических РеспубликВИ ЛЬСТВУ ТОРСК 61) Дополнительное к авт. свид-ву22) Заявлено 21.09.76 (21) 2405244,18-0 М. 1(л.о Н 041. 7,0 вки Ъе с присоединением з Государственный комите СССР аа делам изобретений(088.8) тень Ъ"0 крь 5) Дата опубликования описания 30.12.78 2) Авторы изобретени Гордон и М. Я. Вертл(54) УСТРОЙСТВО ДЛЯ Изобретение относится к технике передачи данных и может использоваться для выделения псевдослучайного синхросигнала с обнаружением и исправлением ошибок при фазировании аппаратуры передачи данных с помощью фазового пуска.Известно устройство для цикловой синхронизации, содержащее на информационном входе первый сумматор по модулю два, к другому входу которого подключен выход регистра сдвига с обратной связью и один из входов второго сумматора по модулю два, выход которого через управляемый счетчик временного интервала подключен к одному из входов дешифратора, к другим входам которого подключены выходы соответствующих разрядов регистра сдвига с обратной связью 1.Однако это устройство характеризуется невозможностью исправления пакета ошибок и длительным временем вхождения в синхронизм.Целью изобретения является сокращение времени вхождения в синхронизм.Для этого в устройство для цикловой синхронизации, содержащее на информационном входе первый сумматор по модулю два, к другому входу которого подключен выход регистра сдвига с обратной связью и один из входов второго сумматора по модуЛОВОЙ СИНХРОНИЗА лю два, выход которого через управляемый счетчик временного интервала подключен к одному из входов дешифратора, к другим входам которого подключены выходы соот ветствующих разрядов регистра сдвига собратной связью, введены дополнительный сумматор по модулю два, ключ, элемент И, триггер интервала, триггер фазирования и делитель частоты, при этом информацион ный вход первого сумматора по модулюдва через дополнительный сумматор по модулю два подключен к входу регистра сдвига с обратной связью и к другому входу второго сумматора по модулю два, а выход 15 счетчика временного интервала подключенк единичному входу триггера фазирования, выход которого подключен к другому входу дополнительного сумматора по модулю два через ключ, другой вход которого соединен 20 с выходом первого сумматора по модулюдва и с первым входом элемента И, к другому входу которого подключен выход триггера интервала, а выход элемента И подключен к соответствующим входам трнг гера интервала и триггера фазированпя, куправляющим входам которых подкл.очены соответствующие выходы делителя частоты, к входу которого подключен выход триггера интервала, причем на выход установка 30 нуля триггера фазированпя и на вход ус0439 643тановка единицы триггера интервала и на соответствующии вход делителя гастогы подан сигнал сброса.Йа чертеже приведена структурная электрическая схема предложенного устройства.Устройство для цикловой синхронизации содержит на информационном входе первый сумматор 1 по модулю два, к другому входу которого подклго ген выход регистра 2 сдвига с обратной связью и один из входов второго сумматора 3 по модулю два, выход которого через управляемыи счетчиквременного интервала подключен к одному из входов дешифратора 5, к другим входам которого подключены выходы соответствующих разрядов регистра 2 сдвига с обратной связью, дополнительный сумматор б по модулю два, ключ 7, элемент И 8, триггер 9 интервала, триггер 10 фазирования и делитель 11 частоты, при этом информационный вход первого сумматора 1 по модулю два через дополнительный сумматор б по модулю два подключен к входу регистра 2 сдвига с обратной связью и к другому входу второго сумматора 3 по модулю два, а выход счетчика 4 временного интервала подключен к единичному входу триггера 10 фазирования, выход которого подключен к другому входу дополнительного сумматора Ь по модулю два через ключ (, другой вход которого соединен с выходом первого сумматора 1 по модулю два и с первым входом элемента И Ь, к другому входу которого подключен выход триггера 9 интервала, а выход элемента И 8 подключен к соответствующим входам триггера 9 интервала и триггера 10 фазирования, к управляющим входам которых подключены соответствующие выходы делителя 11 частоты, к входу которого подключен выход триггера 9 интервала, причем на вход установка нуля триггера г 0 фазирования, на вход установка единицы триггера 9 интервала и на соответствующий вход делителя 11 частоты подан сигнал сброса.Устройство работает следующим образом.При включении устройства сигналом сброса триггер 9 интервала устанавливается в состояние установка единицы, а триггер 10 фазирования, счетчик 4 временного интервала и делитель 11 частоты - в состояние установка нуля, При этом элемент И 8 и ключзакрыты и входная информация поступает через первый сумматор 1 по модулю два в регистр 2 сдвига с обратной связью без коррекции ошибок. Блокирую. щий вход делителя 11 частоты открыт высо. ким уровнем, поступающим с выхода триггера 9 интервала, и с входа 12 в делитель 11 частоты поступает тактовая частота. Через интервал времени, определяемый коэффициентом деления делителя 11 частоты, на его выходе появляется сигнал, переводящий триггер 9 интервала в состояние уста 5 10 15 20 25 30 35 40 45 50 55 60 65 новка нуля. При этом на блокирующем входе делителя 11 частоты появляется низкий уровень, закрывающий вход делителя 11 частоты.Коэффициент деления К делителя 11 частоты выбирается, исходя из условий обеспечения коррекций пакетов ошибок и ви,а псевдослучайной последовательности, т. е. если полином имеет вид Х,=. в , Л, то Кгг)гг, где и - число разрядов регистра 2 с обратной связью, образующего псевдослучайную последовательность.При появлении на входе устройства ошибок первый же импульс ошибки появляется на выходе дополнительного сумматора 6 по модулю два, проходит через открытый элемент И 8 и переводит триггер 9 интервала и триггер 10 фазирования в состояние установка единицы,При этом высокий уровень с выхода тршгера 10 фазирования открывает ключ 7 и импульс с выхода дополнительного сумматора 6 по модулю два через открытый ключ 7 поступает на второй вход первого сумматора 1 по модулю два, на первый вход которого в это время поступил импульс ошибки. На выходе первого сумматора 1 по модулю два при этом происходит исправление ошибки и на втором сумматоре 3 по модулю два происходит сравнение записанной в регистре 2 сдвига с обратной связью исправленной входной информации. Если до этого времени в регистр 2 сдвига с обратной связью была записана информация без ошибок, то на выходе второго сумматора 3 по модулю два импульсы ошибок будут отсутствовать и счетчик 4 временного интервала будет считать импульсы тактовой частоты. Исправление ошибок в первом сумматоре 1 по модулю два будет происходить до момента времени, пока на промежуточном выходе делителя 11 частоты не появится импульс, который переводит триггер 9 интервала в состояние установка нуля, при этом элемент И 8 закроется.Длина пакета ошибок, который может исправить устройство, не может быть больше, чем К тактов, где К - разряд регистра, с которого снимается обратная связь, т. е. длина пакета ошибок определяется образующим полиномом Х, = Хг, + Х, по которому была образована псевдослучайная последовательность.В случае, если длина пакета превышает К тактов, то исправления ошибок не происходит, на выходе второго сумматора 3 по модулю два появляется импульс ошибки, сбрасывающий счетчик 4 временного интервала. При этом схема начинает работать сначала, Если в течение Лг тактов, где у - емкость счетчика 4 временного интервала, на выходе второго сумматора 3 по модулю два не было ошибок, то на выходе счетчика 4 временного интервала появляется сигнал его заполнения. При этом триггер 10 фази6 М 0439 1 рования переходит в состояние установка единицы, в первом сумматоре 1 по модулю два происходит коррекция в сх ош бок, поступающих в регистр 2 сдвига с обратной связью, Фаза информации в регистре 2 сдвига с обратной связью будет сохраняться в этом режиме даже при перерывах связи. Сигналом с выхода счетчика М временного интервала открывается дешифратор 5. 11 ри появлении в регистре 2 сдвига 10 с обратной связью комбинации, на которую настроен дешифратор 5, на выходс появляется импульс фазового пуска.Емкость Ж счетчика М временного интервала, коэффициент деления К делителя 11 15 частоты и коэффициент деления К-, на промежуточном выходе делителя 11 частоты определяется вероятностями приема и неприема комбинации фазового пуска и вероятностями ложного фазирования. 20Таким образом, устройство для цикловой синхронизации позволяет значительно сократить время вхождения в сипхропизм. Формула изобретенияУстройство для цикловой синхронизации, содержащее на информационном входе первый сумматор по модулю два, к другому входу которого подключен выход регистра сдвига с обратной связью и один нз входов 30 второго сумматора по модулю два, вь.ход которого через управляемый счетчик временного интервала подключен к одному из входов дешифратора, к другим входам которого подключены выходы соответствую 6щих разрядов регистра сдвига с обратной связью, отличающееся тем, что, с целью сокращения времени вхождения в синхронизм, в него введены дополнительный сумматор по модулю два, ключ, элемент И, триггер интервала, триггер фазирования и делитель частоты, при этом информационный вход первого сумматора по модулю два через дополнительный сумматор по модулю два подключен к входу регистра сдвига с обратной связью и к другому входу второго сумматора по модулю два, а выход счетчика временного интервала подключсн к единичному входу триггера фазирования, выход которого подключен к другому входу дополнительного сумматора по модулю два через ключ, другой вход которого соединен с выходом первого сумматора по модулю два и с первым входом элемента И, к другому входу которого подключен выход триггера интервала, а выход элемента И подключен к соответствующим входам триггера интервала и триггера фазирования, к управляющим входам которых подключены соответствующие выходы делителя частоты, к входу которого подключен выход триггера интервала, причем на вход установка нуля триггера фазировання, на вход установка единицы триггера интервала н на соответствующий вход делителя частоты подан сигнал сброса.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР М 454705, кл. Н ОМ 1. 7/08, 1973.