Устройство для вычисления функций синуса и косинуса
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СбюЗ СоеетсииХ Социалистических Ресаублии(51) М. Кл.2 С 06 Г15/34 с при инением явкиГосударственный комитетСовета Министров СССРно делам изобретенийи открытий 23) Приоритет(088.8) 45) Дата ликования описания 31.07.78 2) Авторы изобретен В. И. Потапов и А. Н. Флоренсо Омский политехнический институ(54) УСТРО й С ИНУС ельной о для синуса ниверых Вы о соединен с вход матора, выход которо выходного регистра 12Недостаток такого ется в его сложности ходимостью использо большой емкости,Цель изобретения устроиства заключаобусловленной необания блоков памяти прощение устроия трижащее а, комешиф схему ления.быст- ществитера троиства длякосинуса посциональ чения фуна черт содерж нный гр их разр ей 4 по памяти,Фун вычис казана Она ставле младш младш блоки ная схема успкций синусаеже.ит входной регистиной старших 2ядов в виде стадгрупп, первый 5б,чок 7 умножения 1, пред- группой шей 3 ивторон 6 сумматор 1Изобретение относится к вычислиттехнике и может быть использованаппаратурной реализации функцийи косинуса в специализированных и усальных быстродействующих цифровчислительных устройствах.Известно устройство для,вычисленгонометрических функций 1, содеррегистр сдвига, преобразователи кодбинационные сумматоры, счетчики, дратор, триггеры, элементы И, ИЛИ,сравнения, блоки памяти и управОднако оно не обеспечивает высокогородействия, так как вычисления осляются методом последовательныхций. Наиболее близким техническим решением к изобретению является устройство для вычисления функций синуса и косинуса, содержащее входной регистр, два блока памяти, блок умножения, сумматор и выходной регистр, причем выходы старших разрядов входного регистра подключены к адресным входам первого и второго блоков памяти, выходы младших разрядов входного регистра - к первой группе входов блока умножения, вторая группа входов которого подсоединена к выходам второго блока памяти, выходы блока умножения подключены к первой группе входов сумства.Поставленная цель достигается тем, что устройство для вычисления функций синуса н косинуса содержит дополнительнын блок памяти н дополнительный блок умножения, причем адресные входы дополнительного блока памяти подключены к выходам старшей подгруппы младших разрядов входного регистра, выходы дополнительного блока памяти - к первой группе входов, а выходы первого блока памяти - к второй группе входов дополнительного блока умножения, выходы которого подсоединены к второй группе входов сумматора,38, выходной регистр 9, дополнительныеблок 10 умножения и блок 11 памяти.Устройство работает в соответствии сприближенными соотношениямиз 1 пх=з 1 пх,созЬ, +Ьсозх,соз х = соз х, соз Ь, - Ь з 1 п хгде х - аргумент, записанный во входном регистре;хю - число, представленное старшими 10 разрядами;Ь - число, представленное младшими разрядами;Ь 1 - число, представленное старшей подгруппой младших разрядов входного реги стра,Погрешность вычисления Я не превышает величины 2 - Ра+с2 - зд6 20 где Й - число старших разрядов;1 - число разрядов в старшей подгруппе младших разрядов.Подбирая значения К 1, можно обеспе чить погрешность, выходящую за пределы разрядной сетки, т, е, Я (2 - (д+), где т - общее число разрядов входного регистра.В блоке 11 памяти по адресам Ь, хранятся значения функции созЬ. Содержимое З 0 блоков 5,6 памяти зависитотрежимов работы устройства. В режиме вычисления синуса в блоках 5, 6 памяти хранятся соответственно значения зпхю и созхю в узловых точках хю, в Режиме вычислениЯ косинУ са - соответственно созхю и ( - з 1 пхю) Значения функций зпх, созх получаются на выходах сумматора и фиксируются на выходном регистре.Можно показать, что для вычисления 40 функций синуса или косинуса с погрешно 4стью, выходящей за пределы разрядной сетки, требуется суммарный объем памяти, обеспечивающий хранение 22 констант, что, например, при т=23 приблизительно в четыре раза меньше, чем в известном устройстве. Формула изобретенияУстройство для вычисления функций синуса и косинуса, содержащее входной регистр, два блока памяти, блок умножения, сумматор и выходной регистр, выходы старших разрядов входного регистра подключены к адресным входам первого и второго блоков памяти, выходы младших разрядов входного регистра - к первой группе входов блока умножения, вторая группа входов которого подключена к выходам второго блока памяти, выходы блока умножения подключены к первой группе входов сумматора, выход которого подключен к входу выходного регистра, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, оно содержит дополнительный блок памяти и дополнительный блок умножения, причем адресные входы дополнительного блока памяти подключены к выходам старшей подгруппы младших разрядов входного регистра, выходы дополнительного блока памяти - к первой группе входов, а выходы первого блока памяти - к второй группе входов дополнительного блока умножения, выходы которого подключены к второй группе входов сумматора.Источники информации,принятые во внимание при экспертизе 1. Авторское свидетельство СССР Хо 474811, кл. 6 06 Г 15/34, 1972,2, Авторское свидетельство СССР Мо 504195, кл, С 06 Р 1/02, 1974,Составитель В. БанковТекред А. Камышникова Грузова 13 Тираж 799итета Совета Министровретений и открытий5, Раушская наб., д. 4/5 ак сное С пография, пр. Сапунова, 2 65/16 Изд.572НПО Государственного копо делам изо113035, Москва, Ж Корректоры: Е. Хмелев и Н. Федоров
СмотретьЗаявка
2478962, 22.04.1977
ОМСКИЙ ПОЛИТЕХНИЧЕСКИЙ ИНСТИТУТ
ПОТАПОВ ВИКТОР ИЛЬИЧ, ФЛОРЕНСОВ АЛЕКСАНДР НИКОЛАЕВИЧ
МПК / Метки
МПК: G06F 15/34
Метки: вычисления, косинуса, синуса, функций
Опубликовано: 30.08.1978
Код ссылки
<a href="https://patents.su/3-622090-ustrojjstvo-dlya-vychisleniya-funkcijj-sinusa-i-kosinusa.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления функций синуса и косинуса</a>
Предыдущий патент: Анализатор спектра радемахера
Следующий патент: Устройство для анализа случайных процессов
Случайный патент: Лампа-светильник