Запоминающее устройство

/00 присоединен 3) Приорите даретееееюй ееиетет ееета Вееетрее СС делам ееебретееее е етрите(088,8) 4 З) Опубликовано 6,78, Бюллетень %2 ия описания 10,05.78 5) Дата опублико 72) Авторы изобретения Авдеев н Н, И, Внтискв и В Д Калмыкова Таганрогс 1) Заявите 4) ЗАПОМИНАЮ УСТ РОЙСТВО тера н имейсттене и го анабыст счетоторый адреса Изобретение относится к вычислительной технике й может быть использовано для оргвнизвтеии произвольных соединений выходов и входов вычислительного устройства иарвллельного тнив,Известно устройство коммутации аналоговых блоков, содержащее считывающие уст- ройство, выходы которого через дешифратор адреса шагового искателя и блок управления подключены к входам блока комм .твини, Оанако низкое быстроаействие известно го устройства вызвано теи, что блок коммутации выпол;.ен нв швговык искателях. Наиболее близким к изобретению техничес.ким решением нвлнетсн запоминающее устройство, содержадее иакоиитель, первые адресные шины которого подключены через первый дешифратор адреса к счетчику адреса, управляющий вход которого соединен с блоком управлении, связвнныМ с регистрами числа, выходы которых соединены с ннформааиониъвюи шинами накопителя, н блок связи, Известное устройство предназначено аля цзвнення программы комиутапии выходов в входов интеграторов пифроного дифференниальдо лина ет относительно низкое ропе ри записи в накопитель носнетеовательие дб словам матрины программы коммутаиин, 5 имекхкей разреженный,характер (в каааойстроФГнлн столбие матрипы может находитьск только одна едииипа), Кроме того, организация сброса накопителя путем записи нулей и ячейки памяти приводит к за О тратам времени, ямекиаим место при ущевленин перестройкой программы коммутаиии,Цель изобретения заклточается в довыании бьютроаействин эа счет ускорения оперений сброса и записи В описываемом уст.45 ройстве ето достигается тем, что оно содержит регистр кода оиерапий, дешифратор коде операций, буферный регистр, регистр варесв и второй дешифратор адреса, причем блок связи соединен через последовательно Ю соединенные регистр кода оперении и дешифратор кода онервпяи с блоком уиравле ння, а через буферный регистр - со чихом адреса и регистром адреса, к соединен через второй дешифраторсо вторычи вдреснымя аннами накопителяи непосредственно - с блоком управления,связанным с шиной сброса накопителя,На чертеже представлена схема описываемого устройсфда,5Оно содержит блок 1 связи, подключенный через последовательно соединенныерегистр 2 кода операции и дешифратор 3 кода оперении е блоку 4 управления, а такжек буфериому регистру 6 и к первой вход Оной шине 6, Блок 4 соединен с первым регистром 7 числа, подключенным к первыминформапионным аннам накопителя 8 и ковторой входной шине 9, со вторым регнст ром 1 О числа, подключенным.ео вторым 15информационным шинам накопителя 8 в квыходной щнне 11, в с буферным регистром5, подключенным через последовательно соэдннениые регисТр 12 адреса н второй дешифратор 13 адреса ко вторым адресным 20аннам накопителя 8, а через последовательно соединенные счетчик 14 адреса и первыйдешифратор 15 адреса к первым адреснымшинам накопителя 8,Из дифровой вычислительной машинынли внешнего устройства по входной шввв6 через блок 1 связи осуществляется вводсжатой матрииы программы еоммутапии выходов н входов, например решающих блоковВычислительного устройства параллельноготина, подключенных соответственно к входной шине 9 н к выходной:анне 11 заномнаиадего устройства, Так как матраца прораммы коммутации имеет разреженный характер, связанный с тем, что ава нля более. вввоаа решающих блоков нз могут бытьподключены к одному вхоау какого-либо решающего блока то поразрядная запись внакопитель 8 ее единяп (наличие единицыв ( , ) элементе етой матрицы означает соединение го выхода решающего1блока с 4 и входом решающего блока,а наличае нуля - отсутствие соединения). выполняется с помощью счетчика 14 н дешифратора 15 (иродбаьное обращение), регистра 23 и дешифратора 13 (поперечноеобращение),Формат кодов коммутации, составляющих список соединений выходов в входоз5 Орешакеяих блоков состоит из пиух частейкода оперении и кода адреса. В зависимости откода оперйдни код адреса может бытьиспользован или для организанин продольмого Обращения, или для органиаадив поперечного обращения.Таким Обраэомр В соотвефУствин с кодомоперации, принятым в регистр 2 н декоаируамьач дешнфратором 3, блок 4 управлениявырабатывает СИГНЙЛЫ по которым коа ком 6 омутации, передаваемый через блок 1 вэ буферного регистра 8 поступает либо в счетчик 14, либо в регистр 12.В случае необходимости по потенциалу аешвфратора 3 блок управления может сформировать сигнал для органнэапии одновременного сброса ячеек памяти накопителя 8, Кроме того, в запоминающем устройстве возможно в зависимости от Ода осуществление иак сброса ячейки памяти (продольной или поперечной ), так и сброса элемента памяти, После ввода программыкоммутации в накопитель. 8 в продессе работь 1 вычислительного устройства приращения с выходов решаекнах блоков ноступают в первый регистр 7, С выходов регистра 7 усиленные сигналы, соответствуэндне единичным значениям приращений на каждом шаге рвще ния вычислительного устройства щюизВодят одновременное нерйзрушйемое считывание ииформвпии во всех щаеречных ячейках памем (наличие единнны в каком вибо элементе памяти Означает соединение выхода решающего блока, соответствуееяего номеру столбай . Матрнпы накопителя, с определенньвю входом какого-либо рещакхдего блока, соответствующего номеру:стрркн матрииы накопителя), Одновременное счнтьеание информации ийконитйля, смновнтся возможным, тек кй в аищо 9 стржематрипы накопителя может байь записана только одна ещищяй. Считываемая ив накопителя нифор, мадяя, поступает через второй регистр 10 нй вщаы только тех рецаванх блоков, для поторые в элементах памяти соответствукь щих ецвк накопителя записаны едяиипы,Формула изобретенияЗаномннаклдее устройство, содержащее накопитель, первые адресные шаны которого подключены через первый дешифратор адре- са к счетчику адреса, управляющий вход которого соединен с блоком управления, связанным с регистрвмн числа выходы к 070 ,чьи соеяннэиы с информацноннымн шинами найоиителя Я блок связи о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия зй счет ускорения операций сброса в эаниои, оно содержят регистр кода оперйнн 4, дешифратор кода оперений, буферный рщистр, регистр адреса н второй дешифратор апрелей, причем блок связи подключен через иоследовательно соединенные регистр кода операввн и дешифратор кода операции к блоку управления, а чбэ буферный регистр - к счетчику адреса и регистру адреса, который соединен через вт рой дешифратор адреса со вторыан адресными шннамн накопителя и неносредственно - с блоком управления, связанным с шиной сброса накопители.611250 Авдеев Составитель актер Л Ъорина Тезред Э. ЧКорре ПодписноеМинистров СС арап 717 рственног ио делам113036, М конитетв Совете изобретений и откросква, Ж, Раущс иабд. 4/5 ал ППП 1 ВЗ/42 ТЦНИйГИ йуна г, Упгород, ул. Проатнаи, 4 .