Устройство для программного управления станками

5 В 19 единением заявкиГааудерствеиай нометет Воветв Менеотров СССР оо делам изобретение и открытей(088,8)Дата опубликования опеесанняВЪОЧ,%. 72) Авторъе изобретени ерман П. Потехин и Б, М итель ОКСТ Я ПРОГРАММНКАМИ УПРАВЛЕН Изобретение относится к области автоматического управления. Устройство предназначено для использования в системах числового программного управления металлорежущими станкамн,Известно устройство для программного управления, содержащее интерполятор, сумматор, делители часготы, фазовый индикатор, привод и фазовый датчик положения 11.Наиболее близким техническим решением к изобретению является устройство для программного управления станками, содержащее интерполятор, последовательно соединенные сумматор, первый делитель частоты, фазовый индикатор, привод и фазовый датчик положения, подключенный к другому. входу азово. го индикатора, н последовательно соединенные генератор импульсов, подключенный к тактирующему входу сумматора, второй делитель частоты, подключенный к фазовому датчику положения, и третий делитель частоты 12.Недостатком устройства является узкая область применения.Цель изобретения - расширение области применения устройства - . достигается тем, что оно содержит триггер, первый вход которого соединен с первым управляющим выходом интерполятора, и последовательно соединенные 2регистр, вход которого подключен к информационному выходу интерполятора, блок срвв.нения, подключенный к одному из выходов третьего делителя частоты .и к тактирующему входу интерполятора, блок запрета, соединенный с выходом триггера, и коммутатор,управляемый н другой входы которого соединены соответственно с вторым управляющим выходом интерполятора н с другим выходом третьего делителя частоты, подключенным к второму входу триггера, а выходы коммутатора сое В динены с входами сумматора.На чертеже приведена блок-схема устройства, которое содержит интерполятор 1, регистр 2, блок сравнения 3, генератор импульсов 4, сумматор 5, делители частоты 6, 7 и 8, 15 фазовый индикатор 9, фазовый датчик положения 10, привод 11, блок запрета 12, триггер 13 и коммутатор 14.Регистр 2, блок сравнения 3 н делитель 8образуют преобразователь код - фаза, который преобразует цифровой параллельный код с выхода интерполятора 1 в сдвиг фаз двух последовательностей импульсов на выходах делителя 8 и блока 3. Генератор 4, сумматор 5 и делители б иобразуют импульсно-фазовый преобразователь, включенный через блок 12 и коммутатор 14 последовательно с преобразователем код - фаза, Ин преобразует сдвиг фаз двух последовательностей низкочастотных импульсов в сдвиг фаэ двух последовательностей высокочастотйых импульсов на выходах делителей 6 и .Устройство работает следующим образом.В исходном состоянии с выхода делителя 8 на вход коммутатора 14 поступает установившаяся последовательность низкочастотных импульсов. Она же устанавливает триггер 13 в исходное состояние, в котором он открывает ц блок запрета 12. В регистре 2 находится нулевой код, и с выхода., блока сравнения 3 через открытый блок запрета на другой вход коммутатора поступает та же установившаяся последовательность импульсов, что и на первый его вход. Импульсы с первого входа комму татора проходят на вход + сумматора 5, а с второго входа - на вход - сумматора. Сдвиг фаз между двумя импульсами на обоих входах равен нулю. Количество импульсов, поступающих на тактирующий вход сумматора с генератора 4, равно количеству импульсов на выходе сумматора, что обеспечивает синхронную работу делителей 6 и 7 и нулевой сдвиг фаз последовательностей импульсов на их выходах.Импульсы с делителя 6 поступают на один из входов фазового индикатора 9, в качестве д 5 которого используется триггер с раздельными входами. На другой вход индикатора поступают импульсы с датчика О, который записывается выходными импульсами делителя 7, используемыми также в качестве тактовых импульсов преобразователя код - фаза. Эти импуль 30 сы поступают сдвинутыми на половину периода по отношению к импульсам делителя 6, В результате с выхода фазового индикатора 9 снимается последовательность импульсов со сквяжностью два. Постоянная составляющая тако- з го сигнала равна нулю, что является условием неподвижного состояния исполнительного органа привода 11,Информация в виде цифрового параллельного кода поступает с информационного выхо. да ннтерполятора 1 на регистр 2, а сигнал нап равлейия, формируемый иэ знакового разряда кода, поступает с второго управляющего выхода интерполятора на управляющий вход коммутатора 14, подключая его выходы соответственно к входам + и - сумматора б при движении вперед и наоборот при движении назад. Код из регистра 2 срввнивае.ся в бло. ке 3 с кодом из делителя 8, и сигнал, формируемый в момент равенства кодов, поступает через открытый блок.12, и коммутатор 14 на вход сумматора. 5, а также на тактирующий 50 вход ннтерполятора 1, являясь сигналом запроса на выдачу информации из последнего.Появление импульса только на одном из входов сумматора нарушает синхронность работы делителей б и 7 до появления импульса на другом входе. В результате меняется скважность импульсов на выходе фазового индикато. ра 9. Выделенная постоянная составляющая та. кого сигнала не равна нулю, что является условием начала движения исполнительного органа привода 11, Вместе с исполнительным органом 60 привода перемещается связанная с ннм подвижная часть датчика О, сводя рассогласование, в данном случае сдвиг фаз, к нулю.При движении в одном направлении значение кода, поступающего иэ ннтерполятора 1, уменьшается с каждым циклом вычисления, периодически проходя максимальное значение, равное коэффициенту деления делителя 8.При смене направления движения на обратное, когда очередное значение кода должно увеличиться, может произойти ложное срабатывание блока сравнения 3 в случае, если новое значение кода поступит из интерполятора 1 раньше, чем такое же значение кода установится на делителе частоты 8. Поэтому вместе с очередным кодом иэ интерполятора с первого управляющего выхода поступает сигнал смены направления. Он устанавливает триг гер 13 в состояние, при котором закрывается блок 12 и запрещается прохождение ложного сигнала, Триггер 13 возвращается в исходное состояние первым же импульсом с делителя 8 и снимает сигнал запрета. на входе блока 12,В таком режиме устройство работает до тех пор, пока значение кода не выйдетза пределы одного периода. В этом случае вместе с кодом иэ интерполятора 1 на управляющий вход коммутатора 14 поступает измененное значение сигнала направления для перекоммутации входов сумматора 5.Частота выдачи информации в данном устройстве меньше, чем в известном устройстве- прототипе, что позволяет расширить область применения устройства и использовать его в системе прямого управления от ЭВМ станками.формула изобретенияУстройство для программного управления станками, содержащее интерполятор, последовательно соединенные сумматор, первый делитель частоты, фазовый индикатор, привод и фазовый датчик положения, подключенный к другому входу фазового индикатора, и последовательно соединенные генератор импульсов, подключенный к тактирующему входу сумматора, второй делитель частоты; подключенный к фаэовому датчику положения и третий делитель частоты, отличающееся тем, что, с целью расширения области применения устройства, оно содержит триггер,.первый вход которого соединен с первым управляющим выходом интерполятора, н последовательно соединенные регистр, вход которого подключен к информационному выходу интерполятора, блок сравнения, подключенный к одному,из выходов третьего делителя частоты и к тактирующему входу интерполятора, блок запрета, соединенный с выходом триггера, и коммутатор, управляемый и другой входы которого соединены соответственно с вторым управляющим выходом интерполятора и с другим выходом третьего дели607187 Составитель М. БелинковаТехред О. Луговая Корректор Н. Туп Тираж 1033Подписное Редактор 1. Юрчикова 3 аказ 2882/35 го коиитета Со изобретений и Ж 35, Рауаскат, т. Ужгород тели частоты, подключенным к второму входу триггера, а выходы коммутатора соединены с входами сумматора.Источники информации, принятые во внимание при экспертизе: ЦНИИПИ Государственно по де чам 113038, Москва,филиал ППП кПатеи1; Гитис Э. И; Преобразователи информа. ции для электронных цифровых вычислитель.вета Министров СССРоткрытийя наб. д. 4/бул. Проектная. 4