Устройство для контроля выполнения последовательности микрокоманд

Союз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 2185981/18 6 Р 11/ с присоединением заявкиГосударотвенныи комитет Совета Министров СССР по делам изобретений н открытий.78, Бюллетень 45) Дата опубликования описания агин и П, М. Сиваченк В. А. Гуляев, В. А, Иванов, А. 2) Авторы изобретени) Заявитель нститут электродинамики АН ьнской С 4) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ВЫПОЛНЕН ПОСЛРДОВАТЕЛЬНОСТИ МИКРОКОМАЩ Изобретение отн вычислительной тех зовано при разработ ных машин, обладаю телями надежности Известное устро нения последователь жащее набор элеме соединены шины упр гер ошибки 11, В ется жесткое черед управляющих сигна определенный момен щего сигнала и то. сужает функционал В этом устройстве ложное появление сигналов. 0 нтроля выполнеокоманд, в кото- ошибок и поиска анализ програм- В такой машине иство для ко ьности микр наружения пользуется ьности 2.о. которое а х групп циф и с целью граммы. Не Известно устро ния последовател ром для целей об неисправностей ис мной последовател имеется устройств ление определенць последовательност рения частей цро цализцрует появр в программной быстрого повтодостатком этого 2 осится к области цифровой ики и может быть испольке цифровых вычислительщих улучшенными показан контролепригодности. иство для контроля вьполности микрокомацд, содернтов И, ИЛИ, с которыми авляющих сигналов и тригтаком устройстве требуование последовательности лов, возможно появление в т только одного управляюьько на одной шине, что ьцые возможности ЦВМ. также не обнаруживается одновременно нескольких устройства является невысокая разрешающая способность контроля.Наиболее близким к данному изобретению является устройств для контроля выполнения последовательности зикрокомацд, содержащее блок управления, и регистр, рцфметцко-логический блок, блок цамяпц причем выхды ц вхды блока памяп; седицецы с псовым входом и пепвым выходом арифметико-логического блока, ицформациццыЙ выход ц вход которого соединены соответсти цно со входом и выхдом каждого из и регис 1 ров, первый и второй выходы блока управленияедццецы соответственно с выходом ц входом каждого цз д регистров 13). Г 1 ринциц работы такого устройства состоит в фиксации с помощью элементов ИЛИ ц осответствующи триггеров отсутствия управляющих сигналов чтения цли записи, поступающц на регистры из устройства управления, обнаружение наличия более, чем одного сигнала чтения, либо записи. а также фиксации неверной последовательности сигналов (сигналы чтения и записи обязательно чередуются).Такое устройство обладает следующими недостатками: предъявляются весьма жесткие требования к порядку использования регистров операционного устройства, при котором в один и тот же момент времени может использовать.598080 4блок 3 нод управлением сигналов чтения изаписи, поступающих из блока управления 1 на..первый и второй выходы 14, 15.Микропрограммы составлены таким образом, чтобы микрооперации чтения и записи вкаждом из регистров 2 чередовались, инымисловами, если из 1-го регистра был считан код,то независимо от такта микропрограммы в негодолжна быть сделана запись. В процессе функционирования ЦВМ между блоком управления1 и регистрами 2 возможно появление ошибок,0 состоящих в пропадании необходимых сигналовуправления (чтения или записи), либо появлении ложных,При выполнении любой микропрограммыэти ошибки по отношению к регистрам 2 прояв 5ляются в виде повторных записей или чтенийсразу в нескольких регистрах, либо в полном ихотсутствии.При нормальной работе машины во времяпервого обращения к 1-ому регистру 2 управляющий сигнал через элемент задержки 8 устанавливает 1-ый триггер контроля 10 в единичноесостояние. При этом элемент И 11 не срабатывает, поскольку на его вход заведен единичныйвыход триггера контроля 10, который предварительно до прихода сигнала записи устанавливается в единичное состояние.С выхода 4 в любой момент времени можети тупить сигнал чтения, при котором элементИ3 тоже не срабатывает, поскольку при записи триггер контроля 10 был установлен в единичное состояние с помощью элемента задержки 8, Сигнал чтения, задержанный вторым элементом задержки 9, вновь возвращает триггерконтроля 10 в нулевое состояние.Если при выполнении микропрограммы возникает ложный управляющий сигнал (чтенияили записи) -й регистр 2 оказывается использованным более, чем два раза, что обнаруживается следующим образом,Во-первых, если нарушается чередованиесигналов чтения и записи, то есть при первомпоявлении вместо сигнала чтения сигнала записи, срабатывает элемент И 13, поскольку триггер контроля 10 находится в нулевом состоянии, в свою очередь срабатывает первый элемент ИЛИ 6 и выдает сигнал ошибки.При появлении двух сигналов записи подряд срабатывает элемент И 11, поскольку триггер контроля 10 оказывается перед этим вединичном состоянии.Появление ложного сигнала чтения последействительного обнаруживается так же, как ив первом случае, при этом срабатывает элементИ 3.Потеря сигнала записи в 1-м регистре приводит к тому, что срабатывает элемент И 13. Припотере сигнала чтения в 1-м регистре 1-й триггерконтроля 10 остается в единичном состоянии,что обнаруживается с помощью срабатываниявторого элемента ИЛИ 7. Таким образом, обнаруживаются все ошибки, которые появляются водном, либо нескольких регистрах одновременно.Сигнал ошибки с элементов ИЛИ 6 и 7 подается на входы 16 и 17 блока управления 1,Блок управлениячерез выход 18 выдает зся только один регистр; диагностические спо.собностн устройства ограничиваются выдачейтолько сигнала ошибки без указания возможного места ее появления; одновременное появление сигналов чтения и записи для разных ренстров, либо появление ложного сигнала приодновременном пропадании действительного необнаруживается,Целью изобретения является повышение достоверности контроля.Это достигается тем, что в предлагаемоеустройство введены п блоков фиксации сбоя,два элемента ИЛИ, причем первый и второйуправляющие входы каждого регистра соединены соответственно с первым и вторым входомкаждого блока фиксации сбоя, третий входкоторого соединен с третьим выходом блокауправления, первый, второй, третий и четвертыйвыходы и блоков фиксации сбоя соединенысоответственно с (2 и - 1) и 2 п входами первогоэлемента ИЛИ, с одним из и входов второго элемента ИЛИ, с информационным входомарифметико-логического блока, выход первого 20элемента ИЛИ соединен с первым входом блокауправления, второй вход которого соединен свыходом второго элемента ИЛИ.Кроме того, каждый блок фиксации сбоясодержит первый и второй элементы задержки,триггер контроля, первый, второй и третий элементы И, причем первый и второй входы блокафиксации сбоя соединены с первым и вторымэлементом задержки, с первыми входами первого и третьего элементов И, выходы элементовзадержки соединены соответственно с единичным нулевым входом триггера контроля, единичный выход которого соединен со вторымвходом первого элемента И, а нулевой выходтриггера контроля соединен с первым входомвторого элемента И и со вторым входом третьего элемента И, второи вход второго элементаоЭЗИ соединен с третьим входом блока фиксациисбоя, выходы первого, второго и третьего элементов И соединены с первым, вторым и третьим выходами блока, четвертый выход которого соединен с единичным Входом триггера 40контроля.На чертеже показана схема предлагаемогоустройства,Устройство содержит блок управления 1, ирегистров 2, арифметико-логический блок 3, 4 ублок памяти 4, причем. выходы и входы блокапамяти соединены с первым входом и первымвыходом арифметико-логического блока, информационный выход и вход которого соединенсоответственно со входом каждого из п регистров, первый и второй выходы блока управлениясоединены соответственно с выходом и входомкаждого из и регистров, и блоков фиксациисбоя 5, первый 6 и второй 7 элементы ИЛИ,каждый блок фиксации сбоя содержит первый8 и второй 9 элементы задержки, триггер контроля 10, первый 11, второй 12 и третий 13 элементы И,Принцип работы устройства состоит в следующем. Выполнение любой микропрограммы вмашине осуществляется путем передач между регистрами 2 через арифметико-логический йо598080 формула изобретения Составнтель И, Сигал Текред О. ЛуговаяТираж 826 Редактор М. Трофимова Заказ 1236/40 Корректор Н. ТуншГ 1 одпнгное ИИГ 1 Р ол дарственного к но делая нзоб 113035, Москва, Ж.З филиал 11 П 11 Патент, тров СССР омнтета Совета Мнн ретеннй н открытий 5, Раушекая наб д г. Ужгород, ул. Пр 4/5ектная общий управляющий сигнал чтения, который поступает, на входы элементов И 12 и переписывает содержимое триггеров контроля 10 на один из регистров 2, что затем используется для локализации места появления ложного, либо пропадания управляющего сигнала.Таким образом, повышается достоверность контроля выполнения последовательности микрокоманд и повышается степень разрешающей способности при поиске места отказавшего элемента. е 1, Устройство для контроля выполнения последовательности микрокоманд, содержащее блок управления, и регистров, арифметико-логический блок, блок памяти, причем выходы и входы блока памяти соединены с первым входом и первым выходом арифметико-логического , блока, информационный выход и вход которого соединены соответственно со входом и выходом каждого из и регистров, первый и второй выходы блока управления соединены соответственно с выходом и входом каждого из и регистров, отличающееся тем, что, с целью повышения достоверности контроля, в устройство введены и блоков фиксации сбоя, два элемента ИЛИ, Зф причем первый и второй управляющие входы каждого регистра соединены соответственно с первым и вторым входом каждого блока фиксации сбоя, третий вход которого соединен с третьим выходом блока управления, первый, второй, третий и четвертый выходы п блоков фиксации сбоя соединены соответственно с 2 и - -1) и 2 п входами первого элемента ИЛИ, с одним из и входов второго элемента ИЛИ, с информационным входом арифметики-логического блока, выход первого элемента ИЛИ соединен с первым входом блока управления, второй вход которого соединен с выходом второго элемента ИЛИ.2. Устройство ио п. 1, отличающееся тем, что каждый блок фиксации сбоя содержит иервь 1 й и второй элемснть 1 задержки, триггер контроля, первый, второй и третий элементы И, причем первый н второй входы блока фиксации сбоя соединены с первым и вторым элсменгом задержки, с первыми входами первого и третьего элемента И, выходы элементов задержки соединены соответственно с единичным и нулевым входом триггера контроля, единичныи выход которого соединен со вторым входом первого элемента И, а нулевой выход триггера контроля соединен с /первым входом второго элемента И и со вторым входом третьего элемента И, второй вход второго элсм нта И соединен с третьим входом блока фиксации сбоя, выходы первого, второго и третьего элементов И соединены с первым, вторым и третьим выхо,чами блока, четвертый выход которого соедиил с единичным входом триггера контроля. Источники информации, принятые во внимание при экспертизе;1. Папернов А.А. Логические основы ЦВТ, издательство Советское радио, М., 1972, с. 326-328.2. Патент США Лв 3239820, кл. 6 06 Г 11/00, 1966.3. Патент США М 37 3095, кл. 6 06 1 г 11/00,971.