Устройство для сопряжения

ОП ИСА Е ИЗОБРЕТЕНИЯ Своз Советскин Социалистицескин Реслублик(22) Заявлено 26.07,76 (21) 2394386/18-24 51) М, Кл. (. 06 г 3/О исоединением заяви Гасударственный квинтет Совета Министров СССР по делам изобретений н открытий(45) Дата опубликования оп эгуб, А. ф. Толочк Пыжов, А. В. Беланович, В. В и М. Г. Макаренко 72) Авторы изобретеии А,(71) Заявит(54) УСТРОЙСТВО ДЛЯ СОПРЯЖЕНИ Изобретение относ ной технике и может сопряжении двух синх дачи данных (СПД) ре времени. тся к вычислительбы ть исп ольз овано прионных систем переальнэго масштаба Известно устройств о для с опряжения дискретного канала связи с ЭВМ, содержашее регистр сдвига, соединенный с процессором и через буферный блок - с внешними устройствами, регистр управлявшего 10 слова, соединенный с процессором, регистром связи и буферным блоком, блок адресов соединенный с процессором и регистром управляющего слова, дополнительный регистр управляющего слова, блок модификации адре сов и блок анализа, причем дополнительный регистр управляющего слова соединен с процессором, блоком. анализа и через блок модификации адресов - с блоком адресов, а блок анализа - с регистоом связи и блоком мэ дификации адресов (1. Однако ограниченные функциональные воэможности известного устройства не позволяют обеспечивать сопряжение синхронно работаюших быстродействуюших устройств, Наиболее близким 25 к изобретению пэ технической сущностиявляется устройство для сопряжения, содержащее буферный блок памяти и блок защитыот ошибок, первые вхэды которых соединены со входом устройства, блок преобразова-.ния кодов, соединенный выходом с первымвходом блока формирования кэдограммы,первый выход которого подключен к выходу устрэйства, и блок управления, соединенный вхэдом с первым выходом блока защитыэт ошибок, а первым выхэдом-со вторымвходом блока формирования кодограммы,выход буферного блока памяти и второйвыход блока управления подключены к соответствуюшим вхэдам блока преобразованиякодов 2.Целью изобретения является упрошениесхемы. В описываемом устройстве это достигается тем что в него введен блок фиксации режима, выполненнЫй в виде триггера,два входа которого соединены соэтветственно со вторыми выходами блока зашиты отошибок и блока формирования кэдограммы,а выход подключен ко второму входу буферного блока памяти,На чертеже приведена бпок-схема описываемого устройства.Оно содержит буферный блок 1 памяти,блок 2 защиты от ошибок, блок 3 фиксации режима, блок 4 управления, блок 5 преобразования кодов, блок 6 формирования кодограммы, вход 7 и выход 8 устройства.Информация, поступающая на вход 7 ус 1ройства, записывается в буферный блок 1памяти и одновременно поступает для 10контроля на блок 2 зашиты от ошибок. Вслучае, если сообщение принято безошибки, то блок 2 защиты от ошибок формируетсигнал фПравильноф, по которому блок 3фиксации режима блокирует поступление 13информации на входе устройства на время,определяемое длиной информационных кодовых комбинаций и скоростью приемной ипередающей СГЯ. При етом по сигналу изблока 4 управления организуется перезапись информации иэ буферного блока 1 памяти в блок 5. преобразования кодов, изкоторого по сигналу блока 4 управленияпереписывается в блок 6 формированиякодограммы, где формируется сообщениесоответствующего формата, предназначенное для последовательной передачи на выход устройства. При этом блок 6 формирования кодограммы в соответствующий момент выдает сигнал Сбросф, по которомуи ю 3блок 3 фиксации режима снимает блокировку входной информации. В случае, еспи сообщение принято с ошибкой, то бпок 2 зашиты от ошибок формирует сигнал "Ошибка",3по которому блок 3 фиксации режима неблокирует информацию на входе и устройство принимает следующее сообщение. Ошибочное сообщение не обрабатывается и непередается,Таким образом, описываемое устройство позволяет обеспечивать сопряжение двух раен отипных синхронных систем передачи данных.Ф ормула изобретенияУстройство для сопряжения, содержащее буферный блок памяти и блок зашиты от ошибок, первые входы которых соединены со входом устрсйства, блок преобразования кодов, соединенныйвыходомс первым входом блока формирования кодограммы, первый выход которого подключен к выходу устройства, и блок управления, соединенный входом с первым выходом блока защиты от ошибок, а первым выходом-со Вторым входом блока формирования, 1 кодограммы, выход буферного бпока памяти и второй выход блока управления подключены к соответствующим входам блока преобразования кодов, о т д и ч а ю щ е е с я тем, что, с цепью упрощения устройства, в него введен блок фиксации режима, выполненный в виде триггера, два входа которого соединены соответственно со вторыми выходами блока зашиты от ошибок и блока формирования кодограммы, а выход подключен ко второму входу буферного бпока памяти.Источники информации, принятые во внимание при экспертизе:1, Авторское свидетельство СССР % 404088, кл, Я 06 7 9/19, 1970,2. Гойхман Э. Ш. и Лосев К И. Передача информации в автоматизированных системах управления, МСвязь, 1971.Составитель А. Пыжоврина Техред М. Борисова Корректор С. Гарас актор Л Тираж 826 Подписноедарственного комитета Совета Минис о делам изобретений и открытийМосква, Ж, Раущская наб., д. 4/5 3 1219/39 113035 Филнал ППП Патент, г. Ужгород, ул. Проектная, 4