Буферное запоминающее устройство

Союэ Советских Социалистических Республик(45) Дата опубликования описании 20,12.7 всударственнын квинтетСовета Мнннотров СССРоо делам нэобрвтвннйн вткрытнй(54) БУФЕРНОЕ ЗАПОМИНА УСТРОЙСТВО бла залом е устроэлементымяти и вляетсяти йостуйдит иере дежность Изобретение относится к о стнающнх устройс гв.Известно буферное запоминающество (БЗУ) содержащее счетчик,И, элементы задержки, элемент паблок управления 11).Недостатком этого устройства ято, что при большов неравномерносления входной информации происхополнение счетчика, что снижает наработы устройства. Наиболее близким техническим решением к изобретению является БЗУ, содержащее счетчики импульсов считывания и записи, первые выходы которых подключены через дешнфраторы считывания и записи ко входа накопителя, вторые выходы соединены со входами компаратора, элемент задержки, подключенный через первый элемент И ко входу счетчика импульсов считывания, третьи выходы которого соединены со вторым элементом И, третий, четвертый и пятый элементы И, триггеры и тактовые шины записи и считывания 2. Недостатком этого устройства являетсясложность и ненадежная работа при большихнеравномерностях поступления входной информации. Например, при аварийных режимах 5 переполнения происходит не только потеряинформации, но и наложение ее на ранеезаписанную информацию в накопителей.Цель изобретения - упрощение и повышение надежности устройства при аварийных 16 режимах переполнения.Поставленная цель достигается тем, чтов предложенном устройстве выход второгоэлемента И под.ключен к нулевым входампервого и второго триггеров. Третьи выхо ды счетчика импульсов записи.через третийэлемент И подключены к единичному входувторого триггера, прямой выход которогочерез четвертый элемент И соединен с единичным входом первого триггера. Входы 20 пятого элемента И подключены соответственно к выходам компаратора, к тактовой шинесчитывания н инверсному выходу второготриггера, а выход пятого элемента И соедвнен с нулевым входом третьего триггера.25 Инверсный выход первого триггера и прямойвыход третьего триггера соединены соответственно с блокирующими входами дешифраторов записи я считывания. Тактовая шиназаписи подключена ко входам счетчика импульсов записи я четвертого элемента И ик единичному входу третьего триггера.На чертеже изображена структурная схема предложенного устройства,Устройство содержит элемент задержки1, первый 2 и вгорой 3 алементы-й, счет- ючик импульсов считывания 4, компарвтор 5,счетчик импульсов записи 6, третий 7 ичетвертый 8 алежентыИ, первый 9 я второй10 триггеры,-пятый алемент И 11, третийтриггер 12, аешифраторы считывания 13 язаписи 14, накопитель 15, такговые шивысчитывания 1,6 и записи 17.Первые и вторые выходы счетчика 6 соединены соответственно со входвмя дешифратора 14 и компаратора 5.Выход алементв И 3 подключен к нулевым входам триггеров 9 и 10. Третьи выходы счетчика 6 через элемент И 7 подключены к единичному входу триггера 10, пря 25мой выход которого через алемент И 8 соединен с единичным входом триггера 9. ВхоФды элемента И 11 подключены соответственно к выходам комнаратора,б, к тактовой .шине считывания 16 й-инверсному выходу30триггера;10, а выход алемента И 11 соединен с нуриевым входом триггера 12. Инверсный выход триггера 9 и прямой выход триггера 1 1 соединены соответственно с блокирующими входами дешифраторов записи 14и считывания 13, Тактовая шина записи 17подключена ко входам счетчика.импульсовзаписи 6 и элемента И 8 и единичноМу входу триггера 2,Устройство работает следующим образом.В исходном состоянии счетчик И и трио.геры находятся в нулевом положении, поатому такт счйтыввния, пришедший .раньше тактазаписи, на счетчик 4 не проходит. Это происходит потому, что на единичном выходетриггера 12 присутствует низкий потенциал,поступающий на вход элемента И 2.При поступлении такта записи триггер12 меняет свое состояние, и дешифратор13 и алемент И 2 разблокируются.ЮПри поступлении такта считывания онсвободна проходит на вход счетчика 4, исчетчикпереключается до тех пор, покаего содержимое не станет равно содержимо-Ф 1му счетчика 6. При одинаковых состояниях усчетчиков нв выходе компврвтора 5 устанавливается высокий потенциал, разрешающийпрохождение следующего такта считываниячерез элемент И 11, переключение триггера 12 в нулевое состояние и остановкусчетчика 4,При этом такт счятывания, переключаюший триггер 12, на счетчик 4 не проходит,так как нязкяй потенцявл триггера 12 поступает на вход элемента И 2 раньше, чем тактсчитывания проходит через алемент эадерж"ки .1. С триггера 12 на его выход поступает сигнал об отсутствии информации в накопятеле 15, При поступлении такта зациситриггер 12 переключается в единичное состояние и разблокирует вход счетчика 4 идешяфратора 13,Как только содержимое счетчика 6 доотигиет максимального значения (накопитель 15 заполнен информацией), срабатывает элемент:И 7 и переключает триггер10 в единичное состояние,Если содержимое счетчика 4 станет рва.но содержимому счетчика 6 и тоже примет .максимальное эйачение, то сигнал с выходаэлемента И 3 перебрасывает триггер 10 внулевое состояние.Если следующий такт записи приходитраньше, чем содержимое. счетчиков 4 и 6сравняется то через элемент И 8 он переключает триггер 9 в единичное состояние,дешифратор 14 блокируется и на выходустройства поступает сигнал переполнения.При этом счетчик 6 не блокируется, и. после того, как с вся информация иэ накопителя 15 будет считана, счетчик 6 вновьзаписывает поступающую информацию по заранее определенным адресам, т.е. за времяпереполнения независимо от числа поступив-.ших на вход тактов записи потеря адресазаписи и наложение избыточной информациина ранее записанную информацию не происходят.формула изобретенияБуферное запоминающее устройство, содержащее счетчики импульсов считываняя и записи, первые выходы которых подключены через дешифраторы считывания и записи ко входам накопителя, вторые выходы соединены со входами компвратора, алемент задержки, подключенный через первый элемент И ко входу счетчика импульсов считывания, третьи выходы которого соединены со вторым алементом И, третий, четвертый и пятый элементы И, триггеры и тактовые шины записи и считывания, о т л и ч а ю щ е е с я тем, что, с целью упрощения и повышения надежности устройства, выход втппого алемента И подключен к нулевым входам первого и второго триггеров; третьи выходы счеь. чика импульсов записи через третий элемент И подключены к единичному входу второго триггера, прямой выход которого через чет583478 Составитель, В, РудаковРедактор Л, Утехина; Техред Е. Давыдович Корректор С. як з 4899/56 Тираж ЦНИИПИ Государственног по делам 113035, Москва, Ж, Подписноеовета Министн открытий6., д. 4/5 в СС комитетазобретенийаушская филиал ППП Патент, г. Ужгород, ул. Проектная,вертый элемент И соединен с единичнымвходом первого триггера; входы пятого элемента И подключены соответственно к выходам компаратора, к тактовой шине считывания и инверсномувыходувтороготрйггера,а выход пятого элемента И соединен с нулевым входом третьего триггера; инверсныйвыход первого триггера и прямой выходтретьего триггера соединены соответственно с блокирующими входами дешифраторов 10 записи и считывания, тактовая шина записиподключена ко входам счетчика импульсовзаписи и четвертого элемента И и к единичному входу третьего триггера,Источники информации, принятые во внимание при экспертизе;1. Авторское свидетельство СССРИо 446052, М, Кл, (3 06 Г 5/00, 1973 г.2.;Патент США 83 3648247,кл. 340-172.5, 1972.