Запоминающее устройство

ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ рц 58084 Союз Советских Социалистических Республикисоедине заявки Государственный комитет Совета Министров СССР ло делам изобретенийи открытий(45) Дата опубликования описания 28.10,77 3) УДК 681,327(088.8) 2) Авторы изобретени тыненко езродныи(71) Заявите МИНАЮЩЕЕ УСТРОЙСТВО 4 ающим овкаже сни Изобретение относится к запомниустроиствам и может быть использованчестве оперативнои памяти.Одно из известных запоминающих устройств содержит несколько блоков оператив- б нои памяти, каждыи из которых имеет блок местного управления, входы приема кода адреса, кода числа и запроса, накопитель ивыходной коммутатор, входами соединенный с выходами накопителя, а выходами - с выход ными кодовыми шинами числа 11, Однако известное устройство способно оослуживать лишь один канал, что, во-первых, ограничивает его функциональные возможности, а, вовторых, ве позволяет в полной мере реализо вывать возможность повышения скорости вычислительного процесса, связанного с применением оперативной памяти с расслоением, Наиболее близким к изобретению техническим решением является запоминающее устройство, содержащее выходные шины, ппг-канальных блоков оперативной памятями, каждый из которых содержит накопитель, входы которого подключены к одним выходам соответствующего блока управления, а,выходы через 2; элементы И - ко входам соответствующего коммутатора 2. В этом известном устройстве используется большое количество выходных шин и большой объем оборудования коммутаторов, что существенно, усложняет его, ЗО повышает стоимость, а так жает надежность.Целью изобретения является упрощение и повышение падежности. В описываемом устройстве это достигается тем, что оно содержит пг-разрядный регистр, приоритетный блок, ппг дололнительных элементов И и п элементов И 1 И, выходы которых подключены к одним из входов соответствующих элементов И, а входы - к выходам соответствующих дополнительных элементов И, входы пг-разрядного регистра соединены с первыми входами дополнительных элементов И и другими выходами соответствующих блоков управления, выходы тчразрядного регистра через лриоритетный блок подключены ко вторым входам соответствующих дополнительных элементов И и,выходам устройства,На чертеже представлена блок-схема описываемого устройства,Оно содержит п блоков 1 оперативной памяти, каждый из которых содержит блок 2 управления, имеющий пг групп входов приема кода адреса, кода числа и запроса, соединенных с соответствующими входными шинами 3 (пг - количество входных каналов), пг выходов 4 (для ответа на обслуживание выбранного канала), накопитель 5, коммутатор 6, элементы И 7, блок 8 управления коммутаторами, содержащий пг-разрядный регистр 9, 680634имеющий а входов на разряд 10, т-входовый приоритетный блок 11, и групп 12 по т дополнительных элементов И 13, шины 14 ответа на обслуживание, и элементов ИЛИ 15 и выходные числовые шины 16, Выходы элементов ИЛИ 15 подключены к одним из входов соответствующих элементов И 7, а входы - к выходам соответствующих дополнительных элементов И 13, входы регистра 9 соединены с первыми входами элементов И 13 и выходами 4 блоков 2, выходы регистра 9 через блок 11 подключены ко вторым входам соответствующих элементов И 13 и шинам 14, являющимся выходами устройства,При записи информации каждый блок 1 работает независимо от других, принимает код адреса и числа и передает на шины 14 ответ на обслуживание. При считывании информацни одновременно из нескольких блоков 1 (соответственно в несколько различных каналов), каждый из блоков 1 принимает,код адреса и запрос из входных шин 3, вырабатывает ответ на обслуживание на выходах 4 блока 2 и выдает выходную информацию из накопителя 5 на входы элементов И 7. Далее блок 8 управления коммутаторами подключает коммутаторы 6 к шинам 16 в требуемой последовательности. Ответы на обслуживание с выходов 4 блокав 2,поступают на входы разрядов 10 регистра 9 и запоминаются в нем. Блок 11 анализирует состояние регистра 9 и вырабатывает на соответствующем выходе сигнал, соответствующий ответу на входе регистра 9, имеющем более высокий приоритет. Этот сигнал передается на шины 14 и поступает на входы элементов И 13. При этом открывается один из элементов И 13 той группы 12, которая соответ ствует выбранному в данный момент блоку 1, Сигнал с выхода элемента И 13 через элемент ИЛИ 15 поступает на входы элементов И 7 выбранного в данный момент коммутатора,6, чем обеспечивается передача информации из накопителя 5 к шинам 16. Помысле этого данный блок 1 оперативной памяти готов к приему очередного запроса. Далее блок управления коммутаторами 8 производит передачу на выходные шины 16 информации от остальных 4.блоков 1 оперативной памяти в соответствии с приоритетом,Технико-экономический эффект выражаетсяв том, что при использовании описываемого устройства, во-первых, сокращается количест.во,выходных шин в т раз по сравнению с известным 21 и, во-вторых, соответственно сокращается количество оборудования коммутаторов 6, которые в описываемом устройстве 10 выполнены одноканальными, вместо т-канальных, Это приводит к существенному сокращению объема оборудования устройства и повышению его надежности при сохранении быстродействия и функциональных возмож н остей Формула изобретенияЗапоминающее устройство, содержащее ат 20 канальных блоков оперативной памяти, каждый из которых содержит накопитель, входыкоторого подключены к одним выходам соответствующего блока управления, а выходычерез элемен 1 ы И - ко входам соответствую 25 щего коммутатора, о т л и ч а ю щ е е с я тем,что, с целью упрощения и повышения надежности устройства, оно содержит т-разрядныйрегистр, приоритетный блок, пт дополнительных элементов И и и элементов ИЛИ, выходы30 которых подключены к одним из входов соответствующих элементов И, а входы - к выходам соответствующих дополнительных элементов И, входы т-разрядного регистра соединены с первыми входами донолнительных35 элементов И и другими выходами соответствующих блоков управления, выходы т-разрядного регистр а через приоритетный блокподключены ко вторым входам соответствующих дополнительных элементов И и выходам40 устройства.Источники информации,принятые во внимание при экспертизе1. Шигин А. Г, и Дерюгин А, А. Цифровыевычислительные машины (память ЦВМ). М45 Энергия, 1975 с. 495.2. Патент Великобритании Мю 1069480, кл,6 4 А, 1967.б 80584 Редактор Л. Тюрина Заказ 2470/14 Изд.900 Тираж 738 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб д. 4/5