Устройство цикловой синхронизации в системах передачи цифровой информации

Союз Советских Социалистических Республик(61) Дополнительное к авт, свил-ву 2.03,76 (21) 2340083/18-09ением заявки22) Заявлен 1) М. Кл.з Н 041. 7,0 присое 3) Приоритет осударственнык комитет оеета Министров СССР по делам изобретений(088.8) ткрытнй та опублико 2) Авторы изобретен И, А, Белов и В, И, Агафонов(54) УСТРОЙСТВО ЦИКЛОВОЙ СИНХРОНИЗАЦИИСИСТЕМАХ ПЕРЕДАЧИ ЦИФРОВОЙ ИНФОРМАЦИИ 1Изобретение относится к технике связи, в частности к устройствам обеспечения синхронного запуска приемной и передающей аппаратуры.Известно устройство, обеспечивающее определение фазирующей посылки с помощью сравнения информации из канала связи с вставленными в нее через определенный цикл посылками фазирования, сформированными на рекуррентной линии задержки, поступаю щей на рекуррентный анализатор и блок сравнения с проверочными символами с выхода рекуррентного анализатора 1.Наиболее близким техническим решением к предлагаемому является устройство цикловой 15 синхронизации в системах передачи цифровой информации, содержащее приемник бинарного сигнала, выход которого соединен с первым входом блока сравнения непосредственно, а с входом узла блокировки через рекуррент ный анализатор, второй выход которого подключен к второму входу блока сравнения 2.Однако известные устройства цикловой синхронизации обладают низкой помехоустойчивостью и большой вероятностью ложного вы деления синхросигнала.Целью изобретения является повышение помехоустойчивости и уменьшение вероятности южного выделения синхросигнала.Для этого в предлагаемое устройство цикловой синхронизации в системах перелачп цифровой информации введены первый и второй счетчики единиц, формирователь меток времени, инвертор, блок совпадения и форпрователь олиночных сигналов, при этом одпч пз выколов формирователя меток времени соелпнен с выходом узла блокировки и с вхолом Сброс пс 11 вого с 1 ет 1 пкя едпн 11 ц, а другой выход -- с регистрирующим входом первого счетчика единиц и через второй счетчик единиц с одним из входов блока совпаЛенпя, к другому входу которого подключен выхол первого счетчика елпнпц, а выход блока совпадения через формирователь одиночны.; сигналов подключен к дополнительному входу рскуррентного анализатора, кроме ТОГО, сстный выход формирователя меток времени полкл 1 очен к соответству 1 ощему входу формирователя одиночных сигналов, а выхол блока сраш 1 снпя подкл 1 очен через инвертор к счетным входам первого и второго счетчиков елпнпц.Ня чертеже приведена стоуктурная электГ)пческая схема предлагаемого устройства.Устройство цпкловой синхронизации в снстемах передачи цифровой информации солсркит приемник 1 бинарного сигнала, выхол которого соединен с пер вхоло: Олока 2 сравнения непосредственно, а с вхо.,ом узла 3 блокировки через рекуррентный анализатор 4, второй выход которого подключен к второ 5786695 10 15 20 25 30 35 40 45 50 Эд му входу блока 2 сравнения, первый 5 и второй 6 счетчики единиц, формирователь 7 меток времени, инвертор 8, блок 9 совпадения и формирователь 10 одиночных сигналов, при этом один из выходов формирователя 7 меток времени соединен с выходом узла 3 блокировки и с входом Сброс первого счетчика 5 единиц и через второй счетчик 6 единиц с одним нз входов блока 9 совпадения, к другому входу которого подключен выход первого счетчика единиц, а выход блока 9 совпадения через формирователь 10 одиночных сигналов подключен к дополнительному входу рекуррентного анализатора 4, кроме того, счетный выход формирователя 7 меток времени подключен к соответствующему входу формирователя 10 одиночны.; сигналов, а выход блока 2 сравнения подключен через инвертор 8 к счетным входам первого 5 и второго 6 счетчиков единиц.Устройство работает следующим образом.Принимаемый сигнал из канала связи поступает на приемник 1 бинарного сигнала и с его выхода одновременно на рекуррентный анализатор 4 и блок 2 сравнения. С выхода рекуррентного анализатора 4, осуществляющего формирование проверочных символов, сигнал подается на второй вход блока 2 сравнения. Сигнал с выхода блока сравнения через инвертор 8 подается одновременно на счетные входы формирователя 10 одиночных сигналов, срабатывающего при возникновении на его входеединиц на участке (1+1) (Й - число допустимых ошибок), и первого счетчика 5 единиц, срабатывающего при поступлении на его вход и единиц (и - значность рекурренты).Формирователь 7 меток времени имеет три анализатора, настроенных на и(1+й) и 2(1+ +г) тактов канальной частоты. Сигнал с первого анализатора осуществляет сброс формирователя одиночных сигналов в исходное состояние. Сигнал со второго анализатора осуществляет фиксацию результатов просчета формирователем одиночных сигналов и первым счетчиком единиц с инвертора. Сигнал с третьего анализатора осуществляет фиксацию результата просчета вторым счетчиком единиц, на счетный выход которого подается сигнал с блока совпадения при одновременном срабатывании формирователя одиночных сигналов и первого счетчика единиц. При возникновении двух единиц на входе второго счетчика единиц на длинепосылки фазирования с его выхода выделяется сигнал, который воздействует на рекуррентный анализатор, замыкая обратную связь. В результате с рекуррентного анализатора выдается синхронизирующий импульс, используемый для синхронизации приемной части аппаратуры передачи данных. При отсутствии информации на входе приемника бинарного сигнала с выхода узла блокировки, настроенного на и тактов, производится сброс формирователя одиночных сигналов в исходное состояние,Использование предлагаемого устройства уменьшает вероятность ложного выделения синхросигнала и повышает пропускную способность аппаратуры передачи данных. Фор мул а изобретения Устройство цикловой синхронизации в системах передачи цифровой информации, содержащее приемник бинарного сигнала, выход которого соединен с первым входом блока сравнения непосредственно, а с входом узла блокировки через рекуррентный анализатор, второй выход которого подключен к второму входу блока сравнения, о т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и уменьшения вероятности ложного выделения синхросигнала, введены первый и второй счетчики единиц, формирователь меток времени, инвертор, блок совпадения и формирователь одиночных сигналов, при этом один из выходов формирователя меток времени соединен с выходом узла блокировки и с входом Сброс первого счетчика единиц, а другой выход - с регистрирующим входом первого счетчика единиц и через второй счетчик единиц с одним из входов блока совпадения, к другому входу которого подключен выод первого счетчика единиц, а выход блока совпадения через формирователь одиночных сигналов подключен к дополнительному входу рекуррентного анализатора, кроме того, счетный выход формирователя меток времени подключен к соответствующему входу формирователя одиночных сигналов, а выход блока сравнения подключен через инвертор к счетным входам первого и второго счетчиков единиц,Источники информации,принятые во внимание при экспертизе1, Шляпоберский В. И, Элементы дискретных систем связи. М., Военное издательство Министерства обороны СССР, 1965, с, 257.2. Мартынов Е. М. Синхронизация в системах передачи дискретных сообщений. М., Связь, 1972, с. 172.578669 Составитель Е. Прозоровскаяедактор Е. Караулова Техред А. Камышникова Корректор А. Степано 18 Подпискастров СССР Тираж 8комитета Совета Минибретений и открытийЖ.35, Раушская наб., д Изд Ме 889 осударственного по делам из 113035, Москва, аказ 2456/4Н пография, пр. Сапун