Устройство для передачи информации разностными сигналами

ОПИСАНИЕ Союз Советскик Социалистических Республик(22) Заявлено 01 Я 6,76 (21) 2368624/ 18 н 04 3. 25/02 н 03 к 13/22 с присоединением заявки Геа 1 аеувтвеевыв ееаатетФавата Маеевтрев ВСВРае ааааа аевбретеааЗа атерытей(2 З) Приоритет- (43) Опубликовано 25,1077,6 толлетеиь В 39 (45) Дата опубликования описания 161 177,54 УСТРОЙСТВО ДЛЯ ПЕРЕДАЧИ ИНфОР 11 АЦИН РАзнОстныии сирнАпАт 4 иЦЕЛЬЮ КЗО шенке дкспер уменьшение к ходкмых для нала. Для этага в известное УстрайстВОдля передачи кнфармацкн разнастныиисигналами В еДен блан сравнения Вклщченный между Выходам матричного комЮ мутаторак дапалнктельньъд Выходамиблока вычитания, при этом единичныйвыход блока сравнения подключен к соответствующему входу триггера, к до"галнктельнаму Входу формирователя5 выхадны- импульсов и к входу блоказадержки, а нулевой Выход блока.срыв"кения подключен к другому Соответствующему Входу триггера, другой выход которого.подключен к даполнктельномуЮ входу матричного коммутатора, причемк тактовому входу блока сравненияподключен Выход синхронизатора,на чертеже приведена 1 функцкональная электркческая схема,95 устройство для передачи информацииразностнымк скгналамк содержит на входе преобразователь аналог-код 1, выхОды котОРОго подключены к Одним входам 15 лака Вычитания 2, а к его другимИ вхОдам подключены Выходы сумматора 3 для пе- игнай ашибтвом чи приОднако редачи ин лами обла ки перегр посылок ращений сустройствоазнастнымкой дксперсиьшим количех для перед известноформациидает больузки и бонеобходимы игнала,Изобретение относится к технике связи, в частности к устройствам для передачи информации разностными сигналами,Известно устройство для передачи информации разнастными сигналами, содержащее на входе преобразователь аналог-код, выходы которого подключены к одним входам блока вычитания, а к его другим .входам подключены выходы сумматора. Выходы блока вычитания подключены к соответствующим входам формиРователя выходных импульсов, тактовый вход которого соединен с выходом синхронизатора и с соответствующими входами преобразователя аналогкод, блока вычитания и сумматора. К управляющему входу сумматора подключен один из выходов ,триггера, а к информационным входам - соответствующие выходы матричного коммутатора, к управ ляющему входу которого подключен выход блока задержки, 111 оретенкя являет-я умень"Ош":бкк перегруз лкчества посылок, необередачк приращений сиг 577697Выходы блока вычитания 2 подключенык соответствующим входам формирователя4 выходных импульсов, тактовый вход которого соединен с выходомсинхронизатора 5 и с соответствующими нходами преобразователя аналог-код 1, бло" ка вычитания 2 и сумматора 3. К управляющему входу последнего. подключен один иэ выходов триггера б, а к информационным входам - соответствующие выходы матричного коммутатора 7, к упранляющему входукоторого подключен выход блока задержки 8. Блок срав нения 9, включен между ныходом матрчного коммутатора 7 и дополнительны ми выходами блока вычитания 2, при этом единичный выход блока сравнения 9 подключен к соответствующему входу триггера б, к дополнительному входу Формирователя выходных импульсов 4 и к входу блока задержки 8, а нулевой выход блока сравнения 9 подключен к другому соответствующему вхо- ду триггера б, Другой выход .этого триггера подключен к дополнительному входу матричного коммутатора 7, причем к тактовому входу; блока сравнения 9 подключен выход синхронизатора 5.Устройство работает следующим обра" эом. Синхронизатор 5,управляет рабо- фф той основных блокон. Сообщение Л(1) с помощью преобразователя аналог-код 1 преобразуется в параллельный двоичный код, Цифровой сйгнал Лкн (И ) с выхода преобразователя аналог-код 1 пос- Зв тупа".т на вход блока вычитания 2, на вторую группу входов которого подается сигнал Л 4 О) с выхода сумматора 3, В момент нремени й 1 в блоке вычитания 2 производится вычитание 40 Лц(6-) из А кв (+( ), В результате нычитания на первых двух выходах блока вычитания 2 вырабатывается сигнал+1 ь (С 1) О",), или-1 Ь (Я )(, где ЬН Акв (1 "( ) -Лц(11 -1), 4 Сигналы+и-подаются на второй и третий входы Формирователя 4 выходных импульсон; с второй группы выходов реэультат вычитания параллель. ным двоичным кодом подается на пер- бр вую группу входов блока сравнения 9, на вторую группу входон которого с вы. хода матричного коммутатора 7 подается параллельным двоичным кодом сигнал, отображающий вес последующего Разряда.аМатричный коммутатор 7 имеете аыхо" дов, соединенных с входами бЛОка сравнения 9. ВеС сигналов на 6 входахо ю а (1 1 м-ф равен; 2, 2, 2,2, 2 сВыходы матричного коммутатора 7 с 2 до т "го также соединены с входами (- ) сумматора 3, Однако нес сигналов на входах сумматора ранен 2 2.Ее еСВ результате сравнения сигнала раэ ности д, поступающего в блок срав нения 9 с выхода. блока вычитания 2,с весовым сигналом, поступающим в блоксравнения 9 с выхода матричного коммутатора 7, на выходе блока сравнения 9формируются сигналы 1, если результат сравнения ЭО или О еслисравнения с О,При формировании сигнала фф 1 вканал связи выдается посылка. Одновременно сигнал 1 через блок задержки 8 подается на вход матричногокоммутатора 7, на выходе .котороговозникают сигналы, подлежащие суммированию, Эти сигналы поступают навходы сумматера 3, унеличивая записанное н нем число на 1, 2, 4 и т.д,при подаче всего одного входного сигнала,При формировании на выходе блокасравнения 9 н сигнале О триггер бпереходит в проТивоположное состоян)е и переводит триггеры матричногокоммутатора 7 в исходное состояние.Сигналы с прямого выхода триггера бслужат для управления операциямисуммирования,Использование предложенйого устройства повышает эффективность системпередачи информации, существенноуменьшает дисперсию ошибки накопления.формула изобретенияустройстнс для передачи информации разностными сигналами, содержащее на входе преобразонатель аналогкод, выходы которого подключены к одним входам блока вычитания, к другим. входам которого подключены выходы сумматора, а выходы блока вычитания подключены к соответствующим " входам формирователя выходных импульсов, тактовый вход которого соединен с выходом синхронизатора и с соответствующими входами преобразователя аналогкод, блока вычитания и сумматора, к управляющему входу которого подключен один иэ ныходов трйггера, а к информационным входам - соответствующие выходы матричного коммутатора,йупранляющему входу которого подключен выход блока задержки, о т л и ч а ю щ е ес я тем, что, с целью уменьшения дисперсии ошибки перегрузки и уменьшения количества посылок, необходимых для передачиприращений сигнала, введен блок сравнения, включенный между выходом матричного коммутатора и дополнительными выходами блока вычитания, при этом единичный ныход блока сравнения подключен к соответстнУющему входу триггера, к дополнительному нходу формирователя выходных импульсов и к входу блока задержки, а нулевой выход блока сравнения подключен к другому соответствующему входу триггера, другой выход которого подключен к до57 7697 Составитель Е.ПроэоровскаяТехред 3 Фанта КорРектоР П. Макаревич Редактор Е.Гончар Эакаэ 4201/45 Тираж 815 Подписное ЦНИИПИ Государственного "комитета Совета Министров СССР по делам иэобретений и открытий 113035, Москва, Ж, Раушская наб., д. 45Филиал ППП Патент 1, г. Ужгород, ул. Проектная, 4 полнительному входу матричиого коммутатора, прнч .м к тактовому входублока сравнения подключен выход синхрониэатора. Источники ицФормапин, прняд 1 ц во внимание при экспертизе:1, Авторское свидетельство СССР м 527834, кл, Н 04 Ь 25100, 15,