Устройство для деления

1111 576572 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических(22) Заявлено 22.12.7 рисоедин ем заявкиГосударственный ко 23) Приорите овета Министров СССпо делам иэобретеиий и открытий бликовано 15.77. Б юл петен ьопубликования описания 26.10,77 2) Автор изобретения(71) Заявит ТРОЙСТВО ДЛЯ ДЕЛЕНИ деле- яходу Изобретение относится к области вычислительной техники, а именно к устройствам для деления чисел, представленных числом импульсов.Известно устройство деления, основанное 5 на методе последовательных вычитаний делителя из делимого, содержащее регистры делимого и делителя, связанные со входом счетных импульсов, буферный регистр, триггер реверса, вход которого соединен с логической 10 схемой, схему определения окончания деления и счетчик результата, причем, рсгистр делителя и буферный регистр выполнены в виде реверсивных счетчиков, а регистр делимого в виде вычитающего счетчика 1. 15Это устройство обладает недостаточной надежностью при делении многоразрядных чисел и, кроме того, узкой областью применения, поскольку для него необходимо соблюдение условия - делимое должно быть боль ше делителя.Наиболее близким техническим решением к предложенному является устройство, содержащее регистр делимого, регистр делителя, регистр частного, дополнительный регистр, 25 вход которого подключен к выходу регистра делимого, вход которого подключен к входу регистра делителя и к входу устройства 21.Основным недостатком устройства является наличие сложного вычислительного блока, 30 осуществляющего операции сложения п вычитания.Целью изобретения является повышение надежности устройства,Это достигается тем, что в предлагаемое устроиство введены элементы 11, элемент ИЛИ, два блока выделения нуля, блок пцвсрторов, блок псредачи кода ц блок определения состояния регистра частного, разрядцыс выходы регистра частного подключсны к соответствующим входам блока определения состояния регистра частного, выходы которого подключены к первым входам псрвого и второго элементов И, вторыс входы которых подключены соотвстствеццо к выходам б,ока цпверторов, псрвый вход которого подкгночсц к выходу элемента ИЛИ, входы которого подключсны соответственно к выходам перього и второго элементов И и к входам блока перс- дачи кода, разрядные выходы которого подключены к соответствующим входам регистра частного, управляющий вход которого подключен к выходу первого блока выделения нуля, вход которого подключен к выходу регистра делителя, вход блока ппвсрторов подключен к выходу второго блока вь нпя нуля, вход которого подключен к в дополнительного регистра.На чертеже изображена схема предлагаемого устройства.3Устройство содеркпт регистр делителя 1,регистр делимого 2, донолштельпый регистр 3, блоки выдслсш 1 я нуля 4, 5, элементы И 6, гО;Ок Опрсдслсння сост 051 пп 51 рсгнстр 11 астного 8, элемент ИЛИ 9, блок передачи кода 5 10, регистр частного 11, блок инвсрторов 12.Устройство работает следующим образом.Деление осуществляется последовательнымподекадным вычитанием кода делителя из кода делимого, причем, как только код О в делителе станет равным нулю, заканчивается один цикл вычитания. Для осуществления процесса вычитания исходные коды делимого и делителя заносятся соответственно в регистры делимого и делителя, 15 стоящие в режиме вычитания и на входы регистров 1 и 2 подекадно подаются импульсы досчета.Если при псрвом вычитании делителя изделимого числовое значение дополнитсльного 20 регистра 3 перейдет из состояния О в состояние 9, то есть осуществляется переход через О, то на выходс блока выделения нуля 4 появится импульс, означающий, что делитель большс делимого. Этот импульс по ступит на вход блока инверторов 12 и изменит его состояние на противоположное, в результате чего на один из входов элемента И 7 поступит сигнал с блока инверторов 12.На второи вход элемента И 7 подан разре шающий сигнал с блока определения состояния первой декады частного 8 (первая декада частного находится в нулевом состоянии).Так как в устройстве используется один тактирующий генератор, то олок инвсрторов 12 35 осуществляет согласование задержек прохождения импульсов через элементы И б и 7, управляемыс блоком определения состояния первой декады частного 8, на вход которого, в свою очсрсдь, поступают импульсы, опрсде лясмые тем жс тактирующим генератором.Сигнал с элемента И 7 через элемент ИЛИ 9 возвратит блок инвсрторов 12 в исходнос состояние и через блок передачи кода 10 произведет передачу кода в следующую дс каду регистра частного 11, зафиксирует занятую в этой декаде, Одновременно этот же сигнал произведет сброс делимого п дслите- ЛЯ, ВЫЗОВ ВНОВЬ ДСЛИМОГО И ДСЛИТСЛ 51 и СДВ 11 Г делимого на один десятичный разряд. 50Лналогичные циклы вычитания будут повторяться до тех пор, пока делимое нс станет больше делителя.В этом случае уже при первом вычитании значение делитсля пройдет через нуль и с 55 блока выделения нуля 5 сигнал поступит па счетный вход первой декады регистра частного 11. Одновременно этот сигнал произведет запоминание остатка от деления и восстановления делителя. Затем производится вторич ное и последующие вычитания до того момента, когда делитель станет больше делимого.Тогда с блока выделения 4 на блок пнвсрторов 12 поступит сигнал, который пройдет через элемент И, так как код первой декады 65 частного уже не равен нулю, а, следовательно, на управляющий вход элемента И 6 подан с блока 8 разрешающий сигнал.Сигнал с элемента И б поступит на блок нсрсдачп кодов 10, а через элемент ИЛИ 9 нсрсороснт блок нпвсрторов 12 в противополс 151 сное состояние.Блок персдачи кодов 10 осуществляет параллельный сдвиг кода последовательно из первой декады частного в последующие. Поэтому после каждого цикла вычитания, когда значение делимого переходит через состояние О, а код в декаде частного отличен от нуля, происходит передача (сдвиг) кода частного па один разряд. Если импульс перехода через О пришел в тот момент, когда блок определения состояния первой декады регистра частного 8 находится в состоянии О, то кроме переноса кода осуществляется запись запятой. Это означает, что число меньше единицы. Когда произойдет переполнение блока передачи кодов 10, процесс деления закончится.Таким образом предлагаемое устройство позволяет без помощи сложного вычислительного блока осуществлять деление десятичны: чисел при любом соотношении делимого и делителя, то ссть как в случае, когда делимое больше делителя, так и в случае, когда делимое меньше делителя.Формула изобретенияУстройство для деления, содержащее регистр делимого, регистр делителя, регистр частного, дополнительный регистр, вход которого подключен к выходу регистра делимого, вход которого подключен к входу регистра делителя и к входу устройства, отличающееся тем, что, с целью повышения надс 5 к 1 гости устройства, в него введены элементы И, элемент ИЛИ, два блока выделения нуля, блок инверторов, блок передачи кода и блок определения состояния регистра частного, разрядные выходы регистра частного подключены к соответствующим входам блока определения состояния регистра частного, выходы которого подключены к первым входам первого и второго элементов И, вторые входы которых подключены соответственно к выходамблока инверторов, первый вход которого подключен к выходу элемента ИЛИ, входы которого подключены соответственно к выходам первого и второго элементов И и к входам блока передачи кода, разрядные выходы которого подключены к соответствующим входам регистра частного, управляющий Вход которого подключен к выходу перВого блока выделения нуля, вход которого подключен к выходу регистра делителя, вход блока инвсрторов подключен к выходу второго блока выделения нуля, вход которого подклгочен к выходу дополнительного регистра.(576572 Источники информации,принятые во внимание при экспертизе 1, Авторское свидетельство СССРМю 342182, 2. Патент США Мо 3735108, кл. 235 - 159,кл. Ст Обг 7/52, 1971, 1973.Составитель В. ЖуковРедактор Н. Каменская Техред А. Камышникова Корректор Е, Хмелева Подписное Заказ 2308/7 Изд. Мю 821 Тираж 818 НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5