Устройство для возведения в степень

Номер патента: 1322272

Опубликовано: 07.07.1987

Автор: Мих

МПК: G06F 7/548

Метки: вычисления, косинуса, синуса, функций

...функций впх и соях; на фиг. 2 - геометрическая интерпретация, поясняющаяалгоритм, лежащий в основе работы устройства,Устройство содержит первый регистр1, первый 2 и второй 3 блоки памяти,схему 4 сравнения, второй регистр 5,сумматор 6 единицы, умножитель-сумматор 7 и элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 8.В качестве схемы прибавления единицы может быть использован, например,счетчик или сумматор. Умножитель-сумматор 7 может быть выполнен на микросхемах,Предлагаемый преобразователь реализует следующий алгоритм вычисленияфункций вхпх, совх: 1аргумента Х и Х соответственно,с мСтаршая часть разрядов кода аргумента поступает на адресный вход второго блока 3 и через сумматор 6 единицы на адресный вход первого блока 2. При этом с выхода второго блока 3 на...

Номер патента: 1029326

Опубликовано: 15.07.1983

Авторы: Аракелян, Ордуян, Сааков

МПК: H02J 3/24

Метки: асинхронного, первом, прекращения, хода, цикле, энергосистеме

...соединены60 между собой,На фиг. 1 и 2 показаны кривыебиений полного тока в режиме АХи последовательные этапы работыустройства соответственно при случаях Т/4,больше Ь 4 и Т/4 меньше Ф,для частного примера измерениядлительности четверти периода АХ 1на фиг. 3 - блок-схема устройства.На фиг, 1 и 2 приведены периодбиений полного тока период АХ), Т;собственное время отключения выключателя ,одинарная частота следования рабочих импульсов устройства Ф, моменты 1 и 2 максимумовбиений полного тока, порог 3 чувствительности устройства, момент 4приема в устройство информации о1 р момент 5 уменьшения текущегозначения огибающей биений полно-го тока до величины, в У 2 разаменьшей максимального, момент 6подачи команды на отключение выключателя,область 7...

Номер патента: 1236485

Опубликовано: 07.06.1986

Авторы: Сперанский, Тимонькин, Ткаченко, Улитенко, Харченко

МПК: G06F 11/22

Метки: сравнения, схем

...выходы схемы 1сравнения;Х р, Х,Х - выходы схемы 2сравнения;выход генератора 6.В соответствии с этой логическоифункцией блок 7 контроля реализованна элементе 8 сравнения и первом элементе И 9.12364Второй элемент И 10 предназначен для управления сдвигом информации во втором регистре 4.Третий элемент И 11 предназначен для формирования сигнала останова 5 в конце работы устройства. Первый 12 и второй 13 элементы ИЛИ-НЕ служат для формирования единичного сигнала на информационные входы регистров 3 и 4 соответственно, когда каждый из них 1 О находится в нулевом состоянии.Элемент ИЛИ 14 служит для формирования сигнала установки в исходное состояние триггера 5.Устройство работает следующим 5 образом.Перед началом работы все элементы памяти...

Номер патента: 444180

Опубликовано: 25.09.1974

Автор: Полисский

МПК: G06F 7/04

Метки: двоичных, сравнения, чисел

...импульсов в счетчике9 наименьшего числа прекращается. Импульс с выхода схемы "ИЛИ" 26 перебрасывает триггер 24 в состояние, при котором появляется сигнал на его нулевом выходе, следовательно, на втором входе схемы "ИЛИ" 27 и первом входе схемы "И"22. Импульс с выхода схемы ИЛИ" 26подается на вторые входы схем "И" 21 и22, проходит через схему "И" 22, очищаясчетчик 5, в результате чего закрываетсясхема "И" 23.Поскольку появился сигнал на первомвходе 29, счетные импульсы с выходасхемы фИф 31 через схему "И 29 начинают поступать на информационный входсчетчика 7 максимальной разности и подсчитываются в нем. Одновременно счетныеимпульсы с выхода схемы "И 29 поступают на первые входы схем "И 27 и 28.При появлении сигнала на втором входесхемы...

Номер патента: 842790

Опубликовано: 30.06.1981

Авторы: Митрохин, Шведский

МПК: G06F 7/04

Метки: сравнения, чисел

...коммутатора, выходы которого через соответствующие элементы задержки группы подключены ко входам второй группы второго регистра и к остальным входам элементов И группы.На чертеже представлена блок-схема устройства.Устройство содержит регистры 1 и 2, сумматор 3, коммутатор 4, группу элементов 5 ,5 п задержки, элементи И 6, триггер 7.Устройсво работает следующим образом.Двоичные числа, соответствующие точкам Х и У, подаются на входы регистров 1 и 2, с выходов которых числа Х и У поступают на входы сумматора 3. Результатом первого шага обработки является получение разности этих чисел и передача ее через коммутатор 4 и группу элементов задержки 5 на вход регистра 1.В зависимости от состояния триггера, который управляется с выхода, переноса...