Устройство для сравнения двоичных чисел

,тека МЬ ФСоюз СоветскихСоциалистическихРеспублик ОП ИСАНИЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(1) 444180 ид-вунительное к ав 1) М, Кл. С, Обт 7 аявлено 11.08,72 (21) 18 34/18-24 инением заявки при Гасударственные намнтет бавата Мнннстраа СССР ав делам нзобретеннй и аткрытнй.66(088.8 етень 35 я 041175 3) О 5) Дата опубликован пи 72) Автор изобретен Ю. Д, Полисски 3 аявитель Научно-исследовательский и опытно-констр автоматизации черной металлург) УСТРОЙСТВО ДЛЯ СРАВНЕНИЯ ДВОИЧНЫХ ЕЛ не- ет- вытения сшир ми д ставленныхотором зама его фунзультатов с ные значе ,и их ра равне ния к зносте экстремалчисел, так сравниваемых Изобретение относится к автоматикеи цифровой вычислительной технике и можетбыть использовано, например, в системахуправления технологическими процессами,системах сбегающего контроля для комплекс ного решения задач сравнения чисел, представленных - параллельным способом.,Известны устройства сравнения для получения отдельных результатов, наибольшего, наименьшего чисел, наибольшей разности. Однако эти устройства не позволяютполучить величину наименьшей разности, атакже не дают комплексного решения, прикотором одновременно определяются всечетыре указанные результата цифрового 15сравнения.1 Ьль изобре создание простогоустройства с ра енными функциональны-.ми возможностя ля сравнения двоичныхчисел, пред пар 20собом, в к полньки алгорит кциончестве ре я Для достижения этой цели в нредлагаемом устройстве сравнения выходы третьей и четвертой схем "И через шестую схему ИЛИ" связаны с входом первого суммирующего счетчика, а другие входы третьей и четвертой схем "И - с выходами пятой и шестой схем "И", одним из входов,. связанных с первыми входами двух седь-, мых схем И и с выходами первого триг гера, счетный вход которого связан с вто-, рыми входами обоих седьмых схем "И", выходом третьей схемы "ИЛИ", первым входом восьмой схемы "И" и одним из раз. дельных входов второго триггера, другие входы пятой и шестой схем "И" соеди ны с входом второго суммирующего сч чика и с выходом девятой схемы И", ходы седьмых и восьмой схем "И" подключены к шинам сброса соответственно реверсивных и первого суммирующего счет- чиков, первый вход девятой схемы "И" связан с прямым выходом второго тригге-. ра, другой вход которого соединен с вХодной шиной устройства, а инверсный выходс одним из входов десятой схемы "Ивыход которой подключен к входу третьего суммирующего счетчика, а ее другой вход и другой вход девятой схемы "И связаны с выходом одиннадцатой схемы "И", один из входов которой подключен к выходу второй схемы "И", а другой - к другому входу восьмой схемы "И", к выходу второй схемы "ИЛИ", и с входом четвертого суммирующего счетчика.На чертеже показана блок-схема устрой ства для сравнения двоичных чисел.Устройство содержит вычитаюшие счетчики 1, 2 и 3 сравниваемых чисел е вычитаюшим счетным входом, первый 4 и . второй 5 реверсивные счетчики; первый 6 15 и второй 7 суммирующие счетчики (минимальной и максимальной разности) с суммирующим счетным входом; третий 8 и четвертый 9 суммирующие счетчики (наименьшего и наибольшего чисел) с сумми рующим счетным входом; первую схему "ИЛИ" 10; дифференцирующие цени 11;первые схемы "И" 12, генератор счетных импульсов 13; вторую схему "И" 14; вторую схему "ИЛИ" 15; шестую схему "ИЛИ" 16; восьмую схему "И" 17; четвертую схему "ИЛИ" 18; пятую схему "ИЛИ" 19; третью схему "И" 20; седьмые схемы "И" 21, 22; четвертую схему "И" 23; первый управляющий триггер со З 0 счетным входом 24; второй управляющий триггер 25 с раздельными входами; третью схему "ИЛИ", пятую 27, и шестую 28 схемы "И", девятую 29, десятую 30 и одиннадцатую 31 схемы "И", входную клемму 32 устройства.Устройство работает следующим образом. В исходном состоянии сравниваемые числа записаны в счетчики 1-3. При этом есть сигналы на выходах каждой из схем 40 10 и следовательно на вторых входах каждой из схем 12 и на выходе схемы 15, а также на вторых входах схем 17 и 31. Первый и второй управляющие триггеры ,находятся в состоянии, нри котором на их ф единичных выходах имеются сигналы. В каждом из разрядов счетчиков 4 и 5 записаны единицы.После поступления на клемму 32 размешающего сигнапа импульсы от гене-ратора 13 через схему 14 и схемы 12 поступают на информационные входы счетчиков 1-3, уменьшая их содержимое. Од.3 lповременноимпульсы через схемы 14 и 31 поступают в счетчик наибольшего чис+ ла 9 и подсчитываются в нем, С выхода :схемы:"И" 31 импульсы поступают на второй вход схемы "И" 30. Поскольку приподаче на клемму 32 разрешающий сигнал устанавливает триггер 25 в состоя- - 60 ние, при котором появляется сигнал наего нулевом выходе, следовательно, напервом входе схемы "И" 30, импульсычерез эту схему проходят в счетчик 8наименьшего числа и подсчитываются внем,После поступления в схему количестваимпульсов, равного наименьшему числу, содержимое одного (или нескольких) счетчиков 1-3 становится равным нулю, исчезает сигнал с выхода соответствующей схемы 10 и, следовательно, сигнал на второмвходе соответствующей схемы "ИЛИ" 12.Прохождение импульсов в эти счетчикипрекращается, Исчезновение сигнала на выходе схемы 10 фиксируется соответствующей дифференцирующей цепью 11, импульсс выхода которой через схему "ИЛИ" 26перебрасывает триггер 25 в исходное состояние, в результате чего появляетсясигнал на первом входе схемы "И" 29,снимается сигнал с первого входа схемы"И" 30, и подсчет импульсов в счетчике9 наименьшего числа прекращается. Импульс с выхода схемы "ИЛИ" 26 перебрасывает триггер 24 в состояние, при котором появляется сигнал на его нулевом выходе, следовательно, на втором входе схемы "ИЛИ" 27 и первом входе схемы "И"22. Импульс с выхода схемы ИЛИ" 26подается на вторые входы схем "И" 21 и22, проходит через схему "И" 22, очищаясчетчик 5, в результате чего закрываетсясхема "И" 23.Поскольку появился сигнал на первомвходе 29, счетные импульсы с выходасхемы фИф 31 через схему "И 29 начинают поступать на информационный входсчетчика 7 максимальной разности и подсчитываются в нем. Одновременно счетныеимпульсы с выхода схемы "И 29 поступают на первые входы схем "И 27 и 28.При появлении сигнала на втором входесхемы "И" 27 и с выхода схемы ИЛИ 18 на первом входе схемы И 20, импульсычерез схемы "И" 27 и 20 проходят насуммирующий вход счетчика 5, подсчитываясь в нем, При этом схема "И" 23открывается и импульсы поступают на вычитающий вход счетчика 4, уменьшая егосодержимое, а также через схему "ИЛИ16 подсчитываются в счетчике 6 минимальной разности.После того, как число, следующее занаименьшим из сравниваемых чисел, обращается в нуль, исчезает сигнал с выходаодной из схем "ИЛИ" 10 и закрываетсясоответствующая схема "И" 12, прекращаяпоступление вычитающих импульсов в данный счетчик, 44418045 Исчезновение сигнала на выходе схемы"ИЛИ" 10 фиксируется соответствующей дифференцируюшей цепью 11, импульс с выхода которой через схему "ИЛИ" 26 подтверждает состояние триггера 25 и перебрасывает триггер 24 в противоположное состояние, в результате чего появляются сигналы на первом входе схемы И" 21 и втором входе схемы И 28. Импульсы с выхода схемы "ИЛИ" 26 посту пают на второй вход схемы "И" 21, проходят через схему "И" 21, очищая счетчик 4, благодаря чему закрывается схема "И 20, и, проходя через схему "И 17, очишает счетчик 6 минимальной разности. 15Импульсы с выхода схемы "И" 29 через схемы И" 28 и 23 подсчитываются в реверсивном счетчике 4 и через схему ИЛИ 16 - в суммируюший счетчик 6 и вычитаются из содержимого реверсивного 20 счетчика 5.Если количество импульсов, поступивших в схему с момента времени обрашения в нуль одного или нескольких сравниваемых чисел, зафиксированного дифференциру юшей цепью 11, до момента времени обращения в нуль следующего одного (или нескольких) сравниваемых чисел, также зафиксированного дифференцируюшей цепью 1 1 (т, е. текущее значение разности ЗО сравниваемых чисел), меньше или равно уменьшаемому, записанному в одном из реверсивных счетчиков 4 или 5 (в данном случае в счетчике 5), то в схеме в этот отрезок времени никаких переключений не 35 происходит, Эта разцость,как наименьшая из всех предыдущих, окажется записанной в суммирующем счетчике 6, Если же очередная текущая разность больше уменьшаемого, то момент времени, при кото ром выполняется равенство количества импульсов, поступивших в схему, предыдущему значению разности, содержимое регистра уменьшаемого (в данном случае счетчика 5) станет равным нулю, схема Иф 14 закроется, и дальнейшее поступление: импульсов в устройство прекратится. Предыдущее значение разности в качестве наименьшего из всех сравниваемых к этому моменту будет восстановлено в 50 схеме И" 22 и запомнено.После того, как обратится в нуль наибольшее из всех чисел, исчезнет сигнал с выхода схемы:"ИЛИ" 15, т е. сигнал на вторых входах схем "И" 31 и 17, по ступление импульсов в суммируюш:.иесчетчики 9 и 7 прекратится, а импульс с выхода схемы "ИЛИ 26 не сбросит содержимое счетчика 6 в нуль. Таким образом, в счетчиках 9 и 8 записаны наи-60 большее и наименьшее из сравниваемыхчисел, в счетчиках 7 и 6 - максимальнаяразность чисел. Предмет изобретенияУстройство для сравнения двоичных чисел, содержащее К двоичных вычитаюших счетчиков, выходы каждого из которых через схемы ИЛИ" связаны с одним из входов первых схем "И", другими входами связанных с выходом второй схемы "И", подключенной одним из входов к выходу генератора, и с входами второй схемы "ИЛИ, а через дифференцирующие цепи с входами третьей схемы "ИЛИ", выходы первых схем "И" соединены с информационными входами соответствующих вычитаюших счетчиков, два реверсивных счетчика, выходы которых связаны с входами четвертой и пятой схем ИЛИ входы сло жения - с выходами третьей и четвертой схем "И", одни из входов которых соединены с выходами пятой и четвертой схем "ИЛИ" соответственно, выход третьей схемы "И" кроме того подключен к входу вычитания второго реверсивного счетчика, а выход четвертой схемы "И" - к входу вычитания первого реверсивного счетчика, четыре суммирующих счетчика, триггеры, схемы фИ", ИЛИ", отл и чаю щеес я тем, что, с целью расширения функциональных возможностей, в нем выходы третьей и четвертой схем И" через шестую схему "ИЛИ" связаны с входом первого суммирующего счетчика, а другие входы третьей и четвертой схем "И" - с выходами пятой и шестой схем "И", одним извходов, связанных с первыми входами двух седьмых схем "И и с выходами первого триггера, счетный вход которого связан с вторыми входами обоих седьмых схем "И", выходом третьей схемы "ИЛИ", первым входом восьмой схемы "И" и одним из раздельных входов второго триггера, другие входы пятой и шестой схем "И" соединены с входом второго суммируюшего счетчика и с выходом девятой схьмы "И", выходы седьмых и восьмой схем "И подключены к шинам сброса соответственно реверсивных и первого суммирующего счетчиков, первый вход де вятой схемы "И связан с прямым выходом второго триггера, другой вход которого соединен с входной шиной устройства, а инверсивный выход - с одним из входов десятой схемы "И", выход которой подключен к входу третьего суммируюшего счетчика, а ее другой вход и другой вход девятой схемы "И связаны с выхо-1 дом одиннадцатой схемы "И", один из вхо-дов которой подключен к выходу второйсхемы "И", а другой - к другому входу восьмой схемы "И", к выходу второй схе мы "ИЛИ", и с входом четвертого суммирующего счетчика.Редактор Е ЗД. о Я Тираж ДЧсударственного комитета Совета Миииспо делам изобретений и открытийМосква, ЖРаушская наб,. д. 4/5)тписное тров ССО ПГ Патент" Москва, Г, Ьережковская наб.,Зуав Я