Устройство для воспроизведения фазоманипулированного сигнала

д 72640 СОЮЗ Советский Социалистицеских Реслублин(22 асударственный комитетСовета Министров СССРЛо делам нзооретенийи открытий 23) 53) УДК 681.84.001,(54) УСТРОЙСТВО ДЛЯ ВО фАЗОМАНИПУЛ ИРОВАН Изобретение относится к технике магнитнойзаписи, а именно к устройствам импульсномодулированной записи.Известно устройство для воопроизведенияфазоманипулированного сигнала, содержащее 5блок воспроизведения, формирователь коротких импульсов и элементы логики 1. Отсутствие в этом устройстве интегрирующих элементов приводит к сбоям в работе при появлении высокочастотных помех. 10Наиболее близким к изобретению по технической сущности является устройство, содержащее блок воспроизведения, выход которотосоединен с инвертором, схему И, первую и вторую схемы ИЛИ, выходы которых соединеныс шиной информационных и шиной синхронизирующих сигналов соответственно, и формирователь коротких импульсов, соединенный свыходом блока воспроизведения и с одним извходов схемы И, второй вход которой подключен к выходу второй схемы ИЛИ 21,Ввиду отсутствия в этом устройстве цепейселекции уровня воспроизводимого сигналавозможны сбои в работе при наличии шумов,Для повышения помехоустойчивости предлагаемое устройство снабжено схемой совпадения, двумя блоками интегрирования, вход одного из которых присоединен к входу инвертора, а вход другого - к выходу инвертора, идвумя селекторами уровня, входы которых 30 подключены к выходам блоков интегрирования, а выходы - к входам схемы совпадения ивходам первой схемы ИЛИ, причем входы вто-рой схемы ИЛИ подключены к выходу схемысовпадения и выходу первой схемы ИЛИ, ауправляющие входы блоков интегрированияподключены к выходу схемы И.На чертеже приведена блок-схема описываемого устройства, содержащего блок 1 воспроизведения, выполненный с магнитной .головкой 2 и усилителем 3, инвертор 4, схему И 5,первую схему ИЛИ 6, соединенную с шиной 7информационных сигналов, вторую схемуИЛИ 8, соединенную с шиной 9 синхронизирующих сигналов, и формирователь 10 корот.ких импульсов,Устройство снабжено схемой 11 совпадения,блоками 12 и 13 интегрирования, соединенными с инвертором 4, селекторами 14 и 15 уровня, входы которых подключены к выходамблоков 12 и 13 интегрирования, а выходы - квходам схемы 11 совпадения и входам первойсхемы ИЛИ 6, Входы второй схемы ИЛИ 8подключены к выходу схемы 11 совпадения ивыходу первой схемы ИЛИ 6. Управляющиевходы блоков 12 и 13 интегрирования подклю.чены к выходу схемы И. Селекторы 14 и 15уровня выполнены с формирователем 16 поминимуму сигнала и с формирователем 17 помаксимуму сигнала.3Устройство работает следующим образомВоспроизведенный блоком 1 фазоманипулированный сигнал и этот же сигнал после инвертора 4 подаются в блоки 12 и 13 интегрирования, где импульсный сигнал преобразуется в линейно-нарастающее напряжение, амплитуда которото пропорциональна длительности воспроизведенного импульса. При переходе линейно-нарастающего напряжения через порог формирователя 16 или 17 на выходе последних появляется импульсное напряжение, которое после схемы ИЛИ 6 подается на шину 7 информационных сигналов, а после схемы 11 совпадения и схемы ИЛИ 8 подается на шину 9 синхронизирующих сигналов. С формирователя 10 через схему И 5 на управляющие входы блоков 12 и 13 подается сигнал сброса после каждого тактового интервала.Благодаря интегрированию воспроизведенного сигнала и последующей селекции по уровню обеспечивается повышение помехоустойчивости предлагаемого устройства.Ф ор мула изобретенияУстройство для воспроизведения фазоманипулированного сигнала, содержащее блок воспроизведения, выход которого соединен с инвертором, схему И, первую и вторую схемы ИЛИ, выходы которых соединены с шиной информационных и шиной синхронизирующих сигналов соответственно, и формирователь ко ротких импульсов, соединенный с выходомблока воспроизведения и с одним из входов схемы И, второй вход которой подключен к выходу второй схемы ИЛИ, о тл и ч а ю ще ес я тем, что, с целью повышения помехоустой чивости, оно снабжено схемой совпадения,двумя блоками интегрирования, вход одного из которых присоединен к входу инвертора, а вход другого - к выходу инвертора, и двумя селекторами уровня, входы которых под ключены к выходам блоков интегрирования,.авыходы - к входам схемы совпадения и входам первой схемы ИЛИ, причем входы второй схемы ИЛИ подключены к выходу схемы совпадения и выходу первой схемы ИЛИ, а уп равляющие входы блоков интегрирования подключены к выходу схемы И.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство349012, кл.25 б 11 В 5/06, 1970.2. Авторское свидетельство410564, кл.Н 04 В 1/10, 1971.аказ 1990/12 Изд.747НПО Государственного комитета Совпо делам изобретений и113035, Москва, Ж, Раушск Подп испоССР пография, пр, Сапунова Б