Тензостанция

О П И С А Н И Е (и) 567069ИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистицеских Республик(51) М, Кл. 6 01 В 7/ осударственныи комитет Совета Министрае СССР оо делам изобретенийи открытий 3) Приорит убликовано(71) Заявитель 54) ТЕНЗОСТАНЦИЯ Изобретение относится к контрольно-измерительной технике и касается тензостанций.Известны приборы для измерения деформаций, содержащие электрический мост стензорезистором в одном из плеч, устройство 5управления, источник питания, нуль-индикатор, включенный в диагональ моста, элементы уравновешивания моста с блоком их подключения и устройство индикации 11,Известно также тензостанция, содержащая 10электрический мост с тензорезистором в одном из плеч, оперативное запоминающее устройство (ОЗУ), устройство управления, двоичный счетчик с дешифратором, регистр и управляемые этим регистром уравновешивающие мост резисторы 2.Эта тензостанция является по техническойсущности наиболее близкой к изобретению.Однако независимо от значений действующих на исследуемую конструкцию нагрузок 20уравновешивание моста происходит по всемразрядам, что отрицательно сказывается набыстродействии тензостанции,Цель изобретения - повышение быстродействия тензостанции, 25Для этого описываемая тензостанция снабжена двумя лопическими элементами сборки,двумя элементами совпадения, инвертором ишифратором, один из входов которого черезлогический элемент сборки соединен с выхо дами старших разрядов ОЗУ, другие входы соединены с выходами логических элементов совпадения с прямым и инверсными входами, прямой вход каждого из элементов совпадения соединен с выходами одного из старших разрядов ОЗУ, а инверсные входы - с выходами других, более старших разрядов ОЗУ, другой вход шифратора соединен с выходом инвертора, вход которого через логический элемент сборки соединен с остальными задействованными входами шифратора, выход знакового разряда регистра ОЗУ соединен с входом знаковото разряда регистра, а другие входы двоичного счетчика соединены с выходами шифратора.На чертеже показана схема тензостанции, Тензо станция содержит электрический мост, образованный резисторами 1, 2, 3 и тензорезистором 4 в одном из плеч, ОЗУ 5, устройство 6 управления, двоичный счетчик 7 с дешифратором 8, регистр 9 и управляемые этим регистром уравновешивающие мост резисторы 10, подключаемые ключами 11, 12 параллельно резисторам 1 или 2, два логических элемента 13 и 14 сборки, два логических элемента 15 и 16 совпадения, инвертор 17 и шифратор 18.Адрес выбираемой ячейки ОЗУ и адрес включаемого в плечо моста тензорезистора задается счетчиком 19 адреса. Резистор 20,ключи 21, 22, триггеры 23 я 24 и логический элемент 25 совпадения предназначены для автоматического контроля правильности уравновешивания моста,В измерительную диагональ моста включен нуль-орган 26, питание моста осуществляется от источника 27.Работа тензостанпии происходит следующим образом.Управляющий сигнал Пуск поступает на вход устройства 6 управления, которое устанавливает в состояние О все триггеры двоичного счетчика 7, регистра 9 .и счетчика 19 адреса, при этом в плечо моста включается первый тензорезистор, и размыкаются ключи 12. Устройство управления выдает в ОЗУ управляющий потенциал считывание (вход 28 ОЗУ), по которому содержимое ячейки ОЗУ с адресом О пересылается в выходной регистр ОЗУ. Устройство 6 управления выдает затем на вход синхронизации знакового разряда регистра 9 (вход 29) импульс, по которому содержимое триггера знакового разряда выходного регистра ОЗУ переписывается в триггер знакового разряда регистра 9. В зависимости от состояний старших разрядов выходного регистра ОЗУ на одном из входов шифратора 18 сигнал будет иметь уровень логической 1, а па остальных -- уровень логического О. Так как выходы 30 и 31 двух старших,разрядов ОЗУ (разряды с весамп 2"и 2" - ) соединены с прямыми входами 32 элемента 13 сборки и с инверсными входами ЗЗ, 34 элементов 15, 16 совпадения, то сигнал на входе 35 шифратора 18 будет ,иметь уровень логической 1, когда хотя бы один из старших разрядов ОЗУ находится в состоянии 1. Если же два старших разряда выходного регистра ОЗУ находятся в состоянии О, а третий разряд (разряд с весом 2" в ) - в состоянии 1, то уровень логической 1 будет иметь сигнал на входе 36 шифратора, соединенном с выходом элемента 16 совпадения. Сигнал на входе 37 шифратора будет иметь уровень логической 1 когда три старших разряда ОЗУ находятся в состоянии О, а четвертый (с весом 2" - 4) в состоянии 1, Вход 38 шифратора соединен с выходами элемента 13 сборки и элементов 15, 16 совпадения через элемент 14 сборки и инвертор 17, поэтому сигнал на входе шифратора будет заметь уровень логической 1, когда четыре старших разряда выходного регистра ОЗУ находятся в состоянии О (независимо от состояний остальных разрядов ОЗУ),Возбуждение одного из входов шифратора 18 преобразуется впоследствии в параллельный код на информационных входах 39, 40, 41 двоичного счетчика 7,После выработки управляющего сигнала Считывание устройство 6 управления посылает на вход 42 синхронизации счетчика 7 импульс Синхронизация, по которому в счетчике 7 устанавливается двоичный код 5 10 15 20 25 зо 35 40 45 50 55 60 65 одного из чисел 1, 2, 3, 4 при возбуждении одного из входов 35, 36, 37, 38 шифратора 18 соответственно.При установке кода числа 1 уравновешивание моста производится по всем разрядам регистра 9, начиная со.старшего. Когда устанавливается код числа 2, уравновешивание по старшему разряду не производится (этот разряд заранее устанавливается в состоянии О), а в знаковый разряд регистра 9 переписывается содержимое знакового разряда ОЗУ, т. е. общее время измерения в данном случае уменьшается на два такта. Аналогично этому, когда три старшие разряда ОЗУ находятся в состоянии О два старшие разряда регистра 9 оставляются в состоянии О, а уравновешивание моста производится только по более младшим разрядам регистра, при этом время измерения уменьшается на три такта. И, наконец, если устанавливается код числа 4 (четыре старших разряда выходного регистра ОЗУ находятся в состоянии О) уравновешивание начинается с четвертого разряда, и время измерения уменьшается на четыре такта.Обнаружение возможной ошибки измерения производится следуюгцим образом. Уст,ройство управления 6 с помощью ключей 21 и 22 производит подключение рсзистора 20 параллельно резисторам 1 и 2 соответственно, вызывая разбаланс моста в несколько едшигц младшего разряда. Если мост уравновешен правильно, и разбаланс моста не превышает разбаланс, вносимый шунтирующим действием резистора 20, триггер 24 устанавливается в состоянии 1, а триггер 23 - в состояние О, А так как входы элемента 25 совпадения соединены с выходом О триггера 23 и с выходом 1 триггера 24, сигнал на выходе элемента 25 совпадения будет иметь уровень логической 1. Этот сигнал поступает на вход устройства управления, сигнализируя о правильном уравновешивании моста. Получив этот сигнал, устройство управления выдает в ОЗУ управляющий сигнал Запись, по которому содержимое регистра 9 переписывается в ячейку ОЗУ,При неточном уравновешивании моста его разбаланс превышает разбаланс, вносимый шунтирующим резистором 20. При этом триггеры 23 и 24 оказываются в состоянии О или в состоянии 1, в обоих этих случаях сигнал на выходе элемента совпадения 25 будет иметь уровень логического О. Получив этот сигнал, устройство управления запрещает запись в ОЗУ содержимого регистра 9 и сбрасывает в О все триггеры регистра 9 и счетчика 7. Далее производится повторное уравновешивание моста, начиная со знакового.Сравнительные исследования подтверждают полезность изобретения. Исключение операций по уравновешиванию измерительного листа по каждому из старших разрядов, в заьисимости от условий испытаний, делает тензостанцию более пибкой в работе, увеличивает ее бььстродействие без снижения точностных характеристик,5Формула изобретенияТензостанция, содержащая электрический мост с тензорезистором в одном из плеч, оперативное запоминающее устройспво (ОЗУ), устройство управления, двоичный счетчик с 10 дешифратором, регистр о управляемые этим регистром уравновешивающие мост резисторы, отличающаяся тем, что, с целью повышения быстродействия, она снабжена двумя логическими элементами сборки, дву мя элементами совпадения, инвертором и шифратором, один из входов которого через логический элемент сборки соединен с выходами старших разрядов ОЗУ, другие входы соединены с выходами логических элементов 20 совпадения с прямым и инверсными входами, прямой вход каждого из элементов совпадения соединен с выходами одного из старших разрядов ОЗУ, а инверсные входы - с выходами других более старших разрядов ОЗУ, другой вход шифратора соединен с выходом инвертора, вход которого через логический элемент сборки соединен с остальными задействованными входами шифратора, выход знакового разряда регистра ОЗУ соединен с входом знакового разряда репистра, а другие входы двоичного счетчика соединены с выходами шифратора.Источники информации, принятые во внимание при экспертизе1. Блажкевич Б. И., Погрибной В. А. Цифровые приборы комбинированного уравновешивания. Киев, стр. 3, 10, 1973.2, Авторское свидетельство СССР179067, кл. 6 01 М 5/00, 19 б 2,