Симметричный повторитель бинарных сигналов

ОПИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ СОюз Соаетскик Содиалистическии Республик(22) Заявлено 07.03,75 (21) 2112205,09с присоединением заявки Уев(45) Дата опуоликовання описания 02.09.;7(5 ) М Кл е Н 04 1. 25/40 Гасурарствеииый комитет Совета Министрову СССР ао делам изооретеиийи открытий(54) СИММЕТРИЧНЫЙ ПОВТОРИТЕЛЬ БИНАРНЫХ СИГНАЛОВИзобретение относится к связи и может использоваться для передачи цифровых данных по двунаправленным цзинам, в частности между устройствами электронна-вычислитель ных машкин, или систем на их основе.Известен симметричный повторитель бинарных сигналов, каждое из двух плеч которо;о содержит узел блокирования, первый выход которого через последовательно соединенные передающий усилитель и приемный усилитель подключен к второму входу передающего уоилителя и к первому входу узла блокирования другого плеча 1.Однако известный симметричный повторитель имеет недостаточное быстродействие, так как его узел блокирования вносит задержку сигнала дополнительно к задержке на приемном и передающем усилителях.Цель изобретения - повышение быстродействия устройства.Постановленная цель достигается тем, что в симметричном повторителе бинарных сигналов, каждое из двух плеч которого содержит узел блокирования, первый выход которого через последовательно соедяненные передающий усилитель и приемный усилитель подключен к второму входу передающего усилителя и к первому входу узла блокирования другого плеча; второй выход каждого из узлов блокировачия соединен с третьим входом передающего усилителя и вторым входом узла блокирования другого плеча, а также тем, что узел блокирования содержит элемент задержки, выход которого подключен к первому вхо ду элемента И - НЕ и является первым выходсм узла блокирования, а вход элемента задержки соединен с вторым входом элемента И - НЕ;и является вторымвходом узла блокирсзання, г 1 ерзым входом которого является 1 о третнй вхсд элемента И - НЕ,Нз чертеже изображена структурная электрическая схема предложенного симметричного погвтс ителя.Симметричный повторитель состоит из двух 15 плеч, каткдое из которых содержит узел блокироваиия 1 (2), первый выход которюго через последовательно соединенные передающий усигьитель 3(4) и приемный усилитель 5(б) подключен к второму входу передающего уси лителя 3(4) и к первому входу узла блокирования 1(2) другого плеча, а второй выход каждого из узлов блокирования 1(2) соединен с третьим входом передающего усилителя 3(4) и втсрым входом узла блокирования 1(2) другого плеча.Крсме того, каж 1 ый узел блокирования1(2) содержит элемент задержками 7(8), выход которого подключен к первому входу элемента И - НЕ 9(10) и является первым выходом 3 О узла блокирования 1(2), а вход элемента за 5629421 О 15 20 25 Зо 35 40 45 50 55 60 65 держки 7 соединен с вторым входом своего элемента И - НЕ 9(10) и является вторым входом узла блокироваиия 1(2), первым входом ксторого является третий вход элемента И - НЕ 9(10).Симметричный повтсрНтель работает следующим образом.В и "ходном состоянии на полюсах 11 и 12 входа - выхода и, следовательно, на выходах приемных ус(илителей 5 и б присутствуют ссигалы логического 0, элементы И - НЕ 9, 10 закрыты по третьим входам, передающие усилители 3 и 4 - по вторым входам. На выходах элементов И - НЕ 9, 10 и элементов задеряк 7, 8 на псрвых вторых входах элеменГов И - НЕ 9, 10 и первых и третьих входах пе,ОдаОщих усилителей 3 и 4 поддерживается сигнал логчеокой 1.С поступлением входного сигнала логической 1 только на полю: 11 актив.зируется вход премного усилителя 5, и через время задержки 2 т ца приемном усилителе 5 и элементе И - НЕ 10 на выходе последнего появлеется сигнал логического 0, закрывающий передающий усилитель 3 и элемент И - НЕ 9 оответственно по третьему и второму входам. На выходе элемента И - НЕ 9, на первом и третьем входах передающего усилителя 4 и перзом и втором входах элемента И - НЕ 10 Сигналы остаются равньтми,исходным. Поэтому через время 2 т после поступления входного оипнала на полюс 11 сигнал логической 1 через прНемный усилитель 5 и передающей усилитель 4 проходит на по,нос 12, а через время Зт, задержавшись ещ па приемном усилителе б, появляется на втором входе передающего уоилителя 3 и третьем входе элемента И - НЕ 9, которые к этому времеви уже закрыты ситналои лопического 0 с выхода элемента И - НЕ 10. Через время 2 т поеле окончания входного сигнала на полюсе 11 выходной сипнал на полюсе 12 прин- мает значение логического 0, а сигнал на зыходе элемента И - НЕ 10 значение логической 1, Через время т после этого, задержавшись на приемном усилителе б, сигнал логического 0 устанавливается на втором входе передающего усилителя 3 и третьем входе элемента И - НЕ 9, Сигнал же лопической 1 :,выхода элемента И - НЕ 10 проходит на первые входы передающего уоилителя 3 и элемента И - НЕ 9 через элемент задержни 7 только через время 2 т, когда соответственно на втором и третьем входах передающего усилителя 3 и элемента И - НЕ 9 уже окончился сигнал логической 1, вызванный входным оигналом на полюсе 11. Таким образом, входной сигнал с полюса 11 проходит через повторитель на его полюс 12 без искажения длительности и задерживается только на приемном усилителе 5 и передающем усНлителе 4, а через время 4 т после окончания входного сигнала все элементы повторителя приходят в иСходное состояние, При этом симметричный повторитель готов к передаче следующих входных сигналов до прихода его элементов в исходное состояние.При поступлении входного сигнала только ца полюс 12 симметричный повторитель работает описанным образом, лишь номера одно- имен;ых элементов разных плеч меняются места ми. Если входные сигналы поступают на ооа полюса 11 и 12, но моменты:х поступления различаются на время, большее ичтервала Лт неопределенного пов"дения тр;Ггера, состоящего из элементов И - НЕ 9 Н 10, то симметричный повторитель реагирует на ранее пришедший входеОй с:гнал, а после окончания любого из однозрехенно присутствовавших входных сигналов обеспечивает похождение оставшегося. При этом, осли первым Оканчивается позднее поступивший, например, на полюс 12 входной сигнал, то состояние узлов блок:рования 12 остается неизменным до окончаня оставшегсся ца полюсе 11 входного ОПГН 2 Л 2 И ПРОХОЖДЕБ:Р ЭТОГО СИГНада ПЕ Отлчается от случая только его присутствия на входе повторителя. Если же первы из од- новременнО праоутствуОщих входных сгиГналсз Оканчквается раее поступ,впи, напр- мер, на полОс 11 вхоной сигнал, то через время 4 т после этого состояние узла блокирования 1 меняется на протвоположное (на первом и третьем входах передаОщего усц,штеля 3 и первом и втором входах элемента И - НЕ 9 устанавливаются сигналы логической 1) и через время 5 т на полюсе 11 появляется выходной сигнал, обусловленный оставшейся частью входного сигнала на полюсе 12, а на третьем и втором входах соответственно передающего усилителя 4 и элемента И - НЕ 10 - сигнал логического 0 с выхода элемента И - НЕ 9, блокирующий положительную обратную связь. При различНи моментов поступления входных сипналов на полюсы 11, 12 Точней, на третьи входы элементов И - НЕ 9 и 10) на время, меньшее или равное интервалу Лт неопределенного поведенНя триггера, состоящего из элементов И - НЕ 9 и 10, в том числе при одновременном поступлении входных сигналов, во взаНмосвязанНых узлах блокирования 1,2 возникают состязания из-за первоначально одинаковых состояний логической 1 на всех входах элементов И - НЕ 9 и 10. Поэтому итоговое состояние узлов блокирования 1, 2 оказывается, в общем случае, непредоказуемым. Однако после опончавия состязаний поведение пов 1 орителя полностью детерминировано и не отличается от случая одновременно присутствующих, но разновременНо поступивших входных сигналов поступивших в моменты времени, отличающиеся на вовремя, больше Лт),Положительная обратная связьнарушающая фуНкПионирование симметричного повторителя, устранятся в нем, если:1 где т и т, - длительности входных сигналов на полюсах 11,и 12; т - тц - времена задержки на элементах с соответствующими номерами.Исключение из схемы повторителя одной из обеих связей выходов элементов задержки 7,и 8 с перовыми входами элементов И - НЕ 9 и 10 сути изобретения не меняет и увеличивает минимально допустимую паузу между смежны и во врем"ни входными сигналами одного ц гоо же направления, при которой еще не обеспечивается неискаженная передача сигналов, до 5 т. Предлагаемый симметричный повторитель бинарных Сигналов по сравнению с известным уменьшает задержку сигнала от 4 т до 2 т, а его работоспособность (передача сигналов) не зависит от состояния или предыстории состояния входов. Кроме того, выбором величины времени задержки элементов обеспечивается простой учет дисперсиями временных параметров элементов повторителя,Формула изобретения 1. Симметричный повторитель бинарныхсигналов, каждое из двух плеч которого со держит узел блокирования, первый выход которого через последовательно соединенные передающий усилитель ц приемный усилитель подключен к второму входу передающего усилителя и к первому входу узла блокирования 10 другого плеча, о тл цч а ю щи й с я тем, что сцелью повышения быстродействия, второй выход каждого цз узлов блокирования соединен с третьим входом передающего усилителя ц вторым входом узла блокирования другого 15 плеча.2, Повторитель по п. 1, о т л цч а ю щи й с ятем, что узел блокированця содержит элемент задержки, выход которого подключен к первому входу элемента И - НЕ ц является пер вым выходом узла блокирования, а вход элемента задержи соединен с вторым входом элемента И - НЕ,ц является вторым входом узла блокирования, первым входом которого является тр,етий вход элемента И - НЕ, 25 Источнцк информации, принятый во внимание при экспертизе:1. Патент СШЛ М 3673326, кл. 178 в , опублик. 1972.