Устройство выделения и квантования бинарных сигналов

Своз Соеетскин Социалистических РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДВУИДЬСТВУ(22) Заявлено 08.12,75 с присоединением заяв 51) М, Кл. Н 04 Ь 27/22 21) 2 1 97967/Ои -осударстеенный комитетСовете Министров СССРво делам изооретенийн открытий(71) За явител 4) УСТРОЙ ВО ВЫДЕЛЕНИЯ И КВАНТОВАНИЯ БИНАРНЫХ СИГНАЛОВ Изобретение ной информац для выделения иналов,носится к приему кодирсни может использоваться вантования бинарных сиг Известное устройство выделения и кван- тования бинарнь:х сигналов содержит фильтр низкой частоты, к выходу которого подклю чен вход блока регулировки напряжения, вь- ходом соединенного с первыми входами па раллельно соединенных первого и второго ключей, вторые входы которых соединены с выходами генератора тактовых импульсоэ, другими выходами соединенного с входами интеграторов, другие входы которых соеди иены с выходами первого и второго ключей, а выходы через третий ключ, управляющий вход которого подключен к выходу генератора тактовых импульсов, соединены с входом преобразователя аналог-цифра 11,В известном устройстве система регулировки усиления по шуму строится в виде канала, параллельного основной информационной системе в частотной области спектра, где отсутствует информационный сигнал кроме того, часть прямого канала не охватывается обратной связью по усилению ипри относительно большом сигнале постоянные пороги квантования становятся не оптимальными, поскольку они не,адаптируют ся к уровню сигнала, т.е. уменьшается эффективное число уровней квантования, чтоприводит к ухудшению помехоустойчивостиустройства.С целью повьпценпя помехоустойчивости 10 в устройство выделения и квантования бинарных сигналов согласно изобретению ввецены элемент задержки, сумматор, блок вычитания, пороговы 1 блок, преобразовательцифра-аналог и параллельно соединенные 15 четвертый и пятый ключи, одни входы которых соединены с выходом генератора тактовых импульсов, выход четвертого ключачерез элемент задержки соединен с однимивходами блока вычитания и сумматора, вы ход пятого ключа - с другими входами сумматооа и блок вычитания, выход которогочерез пороговый блок подключен к одномувходу преобразователя цифра-аналог, другойвход которого соединен с выходом сумма тора, выход - с входе.,1 фильтра низкой час тоты, а другие входы четвертого и пятогоключей соединены с выходом преобразователя аналог-цифра.На чертеже представлена структурнаяэлектрическая схема предлагаемого устрой 1 ства выделения и квантования бинарных сигналов,Устройство содержит фильтр низкой частоты 1, выход которого соединенс входомблока регулировки напряжения 2, выходом Осоединенного с первыми входами параллельно соединенных ключей 3, 4, выходы которых через интеграторы 5, 6 подключены квходам ключа 7, Соответствующие выходыгенератора тактовых импульсов 8 соединены с вторыми входами ключей 3, 4 интег"раторов 5, 6 и с управляющим входом ключа 7. Выход ключа 7 через преобразовательаналог-циФра 9 подключен к первым входамнарвллельно соединенных ключей 10, 11, 3вгорые входы которых соединены " соответетаукщим выходом генератора тактовых имнудьсов 8. Выход ключа 10 через элементзадержки 12 соединен с одними входамиблока вычитания 13 и сумматора 14 а вы;25,.ход юиоча 11 - с другими их входами, Выход биока вычитания 13 через последовательно соединенные пороговый блок 15 ипреобразователь цифра-аналог 16 соединенс входом фильтра низкой частоты 1, а вы- ЗОход сумматора 14 подключен к другому входу преобразователя цифра-аналог 16.Устройство работает следующим образом,Принимаемый сигнал через блок регулировки напряжения 1 поступает на входы клюдбчей 3, 4, управляемый сигналами от генератора тактовых импульсов 8. С выходаключей 3, 4 сигнал поочередно поступаетна интеграторы 5, 6 со сбросом. Сигналыс выходов интеграторов 5, 6 через ключ 7,4 Оуправляемый сигналами от генератора тактовых импульсов, поочередно поступаютв преобразователь аналог-цифра 9.Результат преобразования в виде кодачерез ключи 10, 11 и элемент задержкиХ 2 ноступает на входы блока вычитания 13и одновременно на входы сумматора 14,Блок вычитания 13 производит операциювычитания в коде второго полусимвола изпервого. Сумматор 14 осуществляет опера-фцию сложения этих полусимволов. Поскольку сигналы полусимволов в отсутствие шума всегда противоположны по знаку, то результат вычитания представляет 55 собой оцифрованную величину модуля принятого символа, а результат суммирования - оцифрованную величину шума на интервале одного символа.11 ифровой код сигнала с выхода блока вы. читания 13 через пороговый блок 15, выдающий сигнал. при превышении определенного уровня, поступает одновременно с кодом шума с выхода сумматора 14 на входыпреобразователя цифра-аналог 16,Выходной сигнал с преобразователя цифра-аналог 16 после фильтрации фильтромнизкой частоты 1 используется в качестве,сигнала управления для блока регулировкинапряжения 2.Величина сигнала управления на выходефильтра низкой частоты 1 жестко связанасо значениями порогов, установленных впреобразователе аналог цифра 9. Это позволяет поддерживать дисперсию шума на входе преобразователя аналог-цифра 9 в заданных пределах.Для поддержания уровня сигнала в определенных границах используется пороговыйблок 15, установленный в цепи сигнала, который выдает сигнал на уменьшение усиле-ния при превышении сигналом порговогоуровня,Такая двойная регулировка усиления повеличине дисперсии шума и по уровню сигнала позволяет минимализировать вероятностьошибки при выделении и квантовании принятого символа, в результате чего повышается помехоустойчивость устройства.Формула изобретениФУстройство выделения и квантования бинарных сигналов, содержащее фильтр низкой частоты, к выходу которого подключен вход блока регулировки напряжения выходом со единенного с первыми входами параллельно соединенных первого и второго ключей, вторые входы которых соединены с выходами генератора тактовых импульсов, другими выходами соединенного с одними входами интегратора, другие входы которых соединены с выходами первого и второго ключей,а выходы интеграторовв через третий ключ,управляющий вход которого подключен к выходу генератора тактовых импульсов, соединен с входом преобразователя аналог-цифра, о т л и ч аю щ е е с я тем, что, с целью повышения помехоустойчивости устройства, в него введены элемент задержки, сумматор, блок вычитания, пороговый блок, преобразователь цифра-аналог и параллельно соединенные четвертый и пятый ключи, одни входы которых соединены с выходом генератора тактовых импульсов, выход четвертого ключа через элемент задержки соединен с одними входами блока вычитания и сумматора, выход пятого ключа - с другими входами сумматора и блока вычитания, выход которого через пороговый блок подключен к одному вхоСоставительтельский Техред Н. СССР илиал ППП "Патент, г. Ужгород, ул. Проектн преобразователя цифра-аналог, другой входкоторого соединен с выходом сумматора,выход - с входом фильтра низкой частоты,а другие входы четвертого и пятого ключейсоединены с выходом преобразователя аналог-цифра,Заказ 1 3 20/1 12 Тираж 8 ИНИИПИ Государственного ком по делам изобрет 113035, Москва, ЖИсточник информации, принятый во внимание при экспертизе:1,ТЪе 51 оду о 1 береп 1 а 1 Песочно ТесЪ- ц 1 соеэ аког Ьрасес аИ ТеГетпе 1 и бзьепв Итоговый отчет фирмы "СотптпоМса 1 оъ аМ бйе 7 ль , США, 1968 г июнь, с 1-9. И, Тюринандрейчук.Корректор Е. Скучка 5 Подписнотета Совета Министний и открытийРаушская наб., д. 4