Множительно-делительное устройство

;хиичео 1,с,Яби,"лиотеиа М": " ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВМДЕТЕЛЬСТВУ 10 553614 Союз Советских Социалистически Республик(23) ПриоритетОпубликовано 05,04,77, Бюллетень1Дата опубликования описания 25.05.77 Госуларстеенный комете Соеета Министроа СССР 3) УДК 687,325(088.8 ло селам изобретений и открытий(71) Заявитель ИТЕЛЬНО-ДЕЛ ИТЕЛЪНОЕ УСТРОЙСТВО 54) торого подключен к выходу блока управления, ко второму входу первого регистра, третьему входу первого сумматора, второму входу дополнительного сумматора и к первому входу дополнительного регистра, второй в,:од которого подключен к второму входу устройства, третий вход которого подключен к третьему входу дополнительного сумматора н к второму входу второго регистра, выход дополнительного сумматора является выходом устройства.На чертеже изображена схема устройства, где регистры - 1 - :3, сумматоры - 4, 5, блок управления в , входы устройства в , 8.Устройство работает следующим образом. П е р в ы й э т а п. В исходном состоянии все ячейки сумматоров 4, 5 н регистров 1, 2, 3 устанавливаются в нулевое положение, В регистр 1 заносится значение а, в регистр 2 и сумматор 4 заносится значение Ь, в регистр 3 и сумматор 5 заносится значение с. В регистр 1 и сумматорах 4 и 5 отведено по одному разряду для фиксации знака соответствующего операнда а, О и с.Устройство может реализовать множнтельно-делительную операцию для чисел, представленных двоичным или двоично-десятичным кодом, Для этого соответствующим образом должна быть построена схемная реализация регистров и сумматоров устройства. 20 25 Изобретение относится к вычислительнои технике и предназначено для одновременного выполнения двух операций умножения и деления.Известны устройства для умножения и деления, работающие на основе время импульс- лого преобразования с интегрированием 1. Недостатком этих устройств является низкое быстродействие и большая избыточность аппаратуры.Наиболее близким техническим решением к предложенному является устройство, содержащее два регистра, сумматор, первый вход которого подключен к выходу первого регистра, первый вход которого подключен к второму входу сумматора и к первому входу устройства, и блок управления.Недостатком этого устройства является значительное время выполнения операций умножения и деления.Целью изобретения является повышение быстродействия и расширение функциональных возможностей устройства.Эта цель достигается тем, что в устройство введены дополнительно сумматор и регистр, выход которого подключен к первому входу блока управления, второй вход которого подключен к первому выходу дополнительного сумматора, первый вход которого подключен к выходу второго регистра, первый вход ко(51) М. Кл С 06 Г 7/39о= р - 1 Устройство может работать с числами с фиксированной запятой или с числом, представленным в нормальной форме. Во втором случае в разрядной сетке устройства отводится часть разрядов для фиксации порядков чисел. В данном описании рассмотрен конкретный пример работы реализации для двоич-. ных чисел с фиксированной запятой.Блок управления 6 анализирует состояние знаковых разрядов сумматоров 4, 5 и регистра 1 и в соответствии с ними вырабатывает и заносит в знаковый разряд сумматора 5 знак результата множительно-делительной операции,При равенстве знаков операндов а и Ь знак результата соответствует знаку операнда с, в,противном случае обратному знаку этого операнда. В последующих вычислениях знаковые разряды не участвуют.Далее, производится нормализация чисел а в регистре 1 и Ь в регистре 2 и сумматоре 4. Направление и величина необходимого сдвига числа с определяется направлением и величиной сдвигов при нормализации чисел а и Ь. Если левому направлению сдвига (в сторону старших разрядов) приписать знак плюс, а правому - минус, то направление и величина сдвига числа с будет определяться знаком и величиной простой зависи- мости где р и 1 в величи сдвига числа Ь и а соответственно,Устройство реализует эту зависимость следующим образом.Если первым нормализовалось число а, для случая а)1 и Ь)1, то блок управления 6 подсчитывает последующие такты сдвига числа Ь до его нормализации и затем производит сдвиг числа с в регистре 3 и сумматоре 5 на подсчитанное количество сдвигов вправо - в сторону младших разрядов. Если же первым нормализовалось число Ь, то блок управления 6 подсчитывает последующие такты сдвига числа а в регистре 1 до его нормализации и затем производит сдвиг числа с в регистре 3 и сумматоре 5 на подсчитанное количество тактов сдвига влево - в сторону старших разрядов. Если для нормализации числа а требуются сдвиги влево, т, е. а( 05, а для числа Ь вправо, т. е. Ь)1, то подсчитывается суммарное количество сдвигов для чисел а и Ь, после чего на это количество сдвигается число с вправо. Если же направление сдвигов для чисел а и Ь противоположное предыдущему условию, то число с сдвигается на суммарное количество сдвигов влево.Для случая, когда а 0,5, Ь(0,5 и а)Ь, подсчитывается разность количества сдвигов при нормализации чисел а и Ь, а число с сдвигается на эту разность влево. Для случая а(0,5, Ь 0,5 и Ь)а, число с сдвигается на разность количеств сдвигов при нормали 10 15 20 25 30 35 40 45 50 б 0 65 зации чисел а и Ь в сторону младших разрядов - вправо,Затем начинается выполнение второго этапа, состоящего из последозательности шагов - выполнение множительно-делительной операции представляет собой итерационный процесс, реализующий зависимости (1) - (3) и состоит из ряда однотипных шагов.Первый шаг, В регистрах 2 и 3 производится сдвиг соответствующих чисел Ьо и со, полученных после операции нормализации, на один разряд вправо для получения величин Ьо 2 ви ср 2 всоответственно, С выходов сумматора 4 и регистра 1 соответствующие числа Ьо и ао подаются на соответствующие входы блока управления 6, где происходит сравнение пх величин. Причем, при подаче содержимого сумматора 4 и регистра 1 на блок управления 6 в данный момент - первое сравнение - и в последующих опера. циях сравнения значение содержимого сохраняется и сумматоре ( н р.п.стр 1. По результату операции сравнения блок управления 6 вырабатывает сигнал К;, по которому содержимое регистров 2 и 3 подается с сохранением в регистрах 2, 3 в сумматоры 4 и 5 соответственно для подсуммирования с содержимым сумматоров или для вычитания из содержимого сумматоров. Если же сравниваемые величины равны, то вырабатывается команда Останов и вычислительный процесс прекращается, В этом случае в сумматоре 5 зафиксирован результат вычислений. Одновременно с суммированием (вычитанием) в сумматорах 4 и 5 производится сдвиг содержимого регистров 2, 3 на один разряд вправо для получения очередных приращений Ь, 2 -и с: 2 -используемых на втором шаге,В то р о й ш а г. Как и на предыдущем шаге блок управления 6 сравнивает содержимое сумматора 4, с содержимым регистра 1 и вырабатывает сигнал, по которому содержимое регистров 2 и 3 подается, с сохранением этих содержимых в регистрах 2, 3, в сумматоры 4, 5 соответственно для подсуммирования или вычитания. Если же сравниваемые величины равны, то процесс прекращается (сигнал Останов), а в сумматоре 5 фиксируется результат вычислений.Если блок управления 6 пе выработал сигнала Останов, то продолжится выполнение следующих шагов вычисления, причем, все они аналогичны второму шагу и начинаются с анализа содержимого сумматоров 3 и 5.Количество указанных шагов при выполнении вычислений составляет величину д, причем 1(д и, где и - количество разрядов разрядной сетки устройства, предназначенных для представления дробной части чисел. Если на каком-либо шаге вырабатывается блоком управления 6 сигнал Останов, то это влечет за собой сокращение времени вычислений, так как этот сигнал в зависимо553614 Формула изобретения д1 Г1 Составитель В. Жуков Техред М. Семенов Редактор В. Трофимов Корректор Н. Лук Заказ 908/9 Изд.4 Тираж 815 Подписное ЦНИИПИ Государствсииого комитета Совета Министров СССР по делам изобретений и открыти."1 113035, Москва, Л(-35, Раугпская паб., д. 4/5Типография, пр. Сапунова, 2 сти от значения чисел а и 6 может возникнуть на любом шаге, начиная с первого. По окончании вычислительного процесса результат зафиксирован в сумматоре 5.Если на предлагаемом устройстве требуется выполнить операцию деления двух чисела авида гт= -- или д= -- , тогда при занесенииб,бв устройство делимого а или с и делителя 6, в качестве недостающего сомножителя с или а соответственно вводится единица. Если требуется выполнить самостоятельную операцию умножения (д=а с), то в качестве делителя при занесении сомножителей в устройство вводится единица (6=1).Длина разрядной сетки устройства выбирается в зависимости от диапазона чисел, с которым предназначена работа устройства и от требуемой точности вычислений.Таким образом, введение дополнительных сумматора и регистра позволяет повысить быстродействие вычислений и расширить функциональные возможности устройства, выполняя одновременно умножение и деление. Множительно-делительное устройство, содержащее два регистра, сумматор, первый вход которого подключен к выходу первого регистра, первый вход которого подключен ивторому входу сумматора и к первому входустройства, и блок управления, О т л и ч а ющ е е с я тем, что, с целью повышения быст 5 родействия и расширения функциональныхвозможностей, в устройство введены дополнительные сумматоры и регистр, выход которого подключен к первому входу блока управления, второй вход которого подключен к10 первому выходу дополнительного сумматора,первый вход которого подключен к выходувторого регистра, первый вход которого подклсчеп к выходу блока управления, к второму входу первого регистра, третьему входуКб первого сумматора, второму входу дополнительного сумматора и к первому входу дополнительного регистра, второй вход которого подключен к второму входу устройства,третий вход которого подключен к третьему20 входу дополнительного сумматора и к второму входу второго регистра, выход дополнительного сумматора является выходом устройства.Источники информации, принятые во внимание при экспертизе:1. Вестник Львовского политехническогоинститута, 1972, М 68, стр. ЗЗ.2. В. М. Каган и др. Цифровые вычислительные машины и системы, М Знергия,30 1973 г стр. 329 в 3 (прототип),