Буферное запоминающее устройство

ОП ИСАНИЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(21) 2186052 1) 1. 1 присоединением заявки-осударстввнный комит Совета Министров ССС по двлам иэобрвтвнийи открытий5) Дата опубликова описания 15.06.7 2) Авторы изобретения А, И, Журавлев и В, Г. Чибисов итель собое конструкторское бюро вычислительной техники Рязанского радиотехнического института(54) БУФЕРНОЕ ЗАПОМИ 11 А 101 ЦЕЕ УСТРОЙГГВ йство сос ержит и регистровых соединены полментов ИЛИ 3 перИ 4 второй груни1 Г. б по числу четиь 1, одиоиме едовательн ой группы иые раи тригглэтов И ряды котор еров 2, элс ементов ИЛ лемен элементы х регист Известное буферное запоминающее устройствосодержит поразрядно соединенные регистры, ячейки управления считыванием и записью, логическиеэлементы И.Недостатками известного устройства являютсяиевьтсокат 1 скорость работы и больпсие аппаратурные затраты,Наиболее близко к изобретению буферное запоминающее устройство, которое содержит и регистров, одноименные разрядные шины которых 10соединены последовательно, входы записи регистров, кроме первого, подключены к выходам эле.ментов И, и триггеров, выходные элементы И,входыкоторых соединены с разрядными выходами и.горегистра и и - го элемента И, и шину тактовых 15импульсов.Однако это устройство обладает низкимбыстродействием, поскольку управление выполне.но по многотактной схеме, а регистры выполненына триггерах с пассивной записью. 20Цель изобретения - повышение быстродействияустройства,Это достигается тем, что буферное запоминаю.щее устройство содержит и элементов ИЛИ первойгрупбы, и - 1 элементов И)И второй группы, эле. менты НЬ ио числу четных регистров, единичные выходы триггеров подксиочеиы к лервтнм входам одноименныхэлементов ИЛИ первой группы, нуле. вые выходы триггеров, кроме первого, - к первым входам одноименных элементов ИЛИ второй груп пы, выходы элементов ИЛИ первой группы соеди. неиы с первыми входами одноименных элементов И, выходы элементов ИЛИ второй группы соеди. иены со вторыми входамн предыдуцих элементов И, выходы элементов И подключены ко вторым вхо. дам одноименных элементов ИЛИ первой группы и, кроме и-го элемента И, - ко вторымвходам после. дующих элементов ИЛИ второй группы, третьи вХо. ды цечетиых элементов И соелинеиы с шиной такто. вых импульсов, подключенной через элементы НЕ к третьим входам четных элементов И,На чертеже дана схема предлагаемого устройст.ва,1, шину 7 тактовых импульсов, шину 8 записи информации.Единичные выходы триггеров 2 подключены к первым входам одноименных элементов ИЛИ 3 первой группы, нулевые выходы триггеров 2, кро ме первого (верхний на чертеже), - к первым входам одноименных элементов ИЛИ 4 второй группы, выходы элементов ИЛИ 3 первой группы соединены с первыми входами одноименных эле. ментов, И 5, выходы элементов ИЛИ 4 второй груп. пы соединены со вторыми входами предыдущих элементов И 5.Выходы элементов И 5 подключены ко вторым входам одноименных элементов ИЛИ 3 первой группы и, кроме и-го элемента И (нижний на чертеже), - ко вторым входам последующих злементов ИЛИ 4 торой группы, третьи входы нечетных элементов И 5 соединены с шиной 7, подключенной через элементы НЕ 6 к третьим входам четных элементов И 5. Ко входу первого триггера 2 подключена шина 8, ко входу последнего элемента И 5 - шина 9 считывания информаций. Устройство также содержит выходные, элементы И 10 для вывода информации и входной регистр 11.Устройство работает следующим образом, На шину 7 постоянно г,эступают тактовые им. пульсы, частота которых не ниже частоты записи информации. Для записи информации в запоминаю. щее устройство на шину 8 поступает импульс, по которому первое слово записывается в регистр 11, одновременно первый триггер 2 устанавливается в единичное состояние. Единичный потенциал с выхода первого триггера 2, проходя через первый элемент ИЛИ 3, открывает по первому входу первый элемент И 5. По второму входу элемент И 5 в этот момент открыт потенциалом с элемента ИЛИ 4. Тактовый. импульс, проходя первый элемент И 5, устанавливает первый триггер 2 в нулевое состояние, а второй триггер 2 - в единичное и переписыва. ет ин ормацию из регистра 11 в первый регистр 1. По заднему фронту тактового импульса срабатывает второй элемент И 5, второй триггер 2 устанавливается 1 в нулевое состояние, третий триггер 2 - в единичное, и слово из первого регистра 1 переписы. вается во второй регистр 1.Дальнейшее продвижение информации из ре. гистра в регистр осуществляется аналогично,Обратная связь между элементами И 5 и элементами ИЛИ 3 и 4 предотвращает "обрезание" импульсов на выходе элементов И 5, обеспечиваяБуферное запоминающее устройство, содержа- И щее и регистров, одноименные разрядные шиныкоторых соединены последовательно, а входы записи регистров, кроме первого, подключены к выхо.дам элементов И, и триггеров, выходные элементы И, входы которых соединены с разрядными выхо- ЭО дами и - го регистра и и - го элемента И, и шинутактовых импульсов, о т л и ч а ю щ е е с я тем, что, с целью увеличения быстродействия, оно содержит и элементов ИЛИ первой группы, и -элементов ИЛИ второй группы, элементы НЕ по числу четных 8 б регистров, единичные выходы триггеров подключе.ны к первым входам одноименных элементов ИЛИ первой группы, нулевые выходы триггеров, кроме первого, - к первым входам одноименных элементов ИЛИ второй группы, выходы элементов ИЛИ 4 О первой группы сое 1 шнены с первыми входами одно.именных элементов И, выходы элементов ИЛИ второй группь соединены со вторыми входами предыдущих элементов И, выходы элементов И подключены ко вторым входам одноименных эле 4 б ментов ИЛИ первой группы и, кроме и - го элементаИ, - ко вторым входам последующих элементов ИЛИ второй группы, третьи входы нечетных эле.ментов И соединены с шиной тактовых импульсов, подключенной через элементы НЕ к третьим входам бО четных элементов И. бО1 б20 надежную перезапись информации из регистра в регистр и установку триггеров 2, Через - тактовых импульсов (где и - количество регистров 1) первое слово окажется в последнем, и - ом регистре. При считывании информации на шину 9 считывания информации подается импульс и первое слово через эле,ленты И 10 выводится из устройства. Если последующий регистр 1 занят, то сигнал с нулевого выхода триггера 2 поступает через одноименный элемент ИЛИ 4 на вход элемента И 5 предыдущего разряда, блокируя перезапись информации в этот регистр. При освобождении последующего регистра происходит обнуление соответствующего триггера и разблокировка элемента И 5, служащего для пере. записи информации из предыдущего регистра,По переднему фронту тактового импульса переписывается информация из четного регистра 1 в нечетный, по заднему фронту происходит перезапись информации иэ,нечетного регистра 1 в четный. Формула изобретенияОставитель В. РудаковТехред О, Лутовая Корректо дактор Л. Гребенников кся Филиал ППП " Патент ", г. Ужтород, ул, Проектная% каз 130/28 Тираж .762 ЦНИИПИ Государственного комитета Сов по делам изобретений и отк 113035, Москва, Ж - 35, Раушская