Устройство для формирования адресов

О П И С А Н И Е (ц)в 477 ввИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(22) Заявлено 09.07.75 5) М, л,г Обем 9/20 аявкнс присоединение Государственный комитет Совета Министров СССР ое делам изобретений и открытий(45) Дата опубликования описания 25.04,7 3) УДК 681.326. А. Гитович, Е. А. Каневский, В. Е. Кузнецов и В. П. Носков осударственное союзное конструкто бюро ио проектированию счетнь технологическо(54) УСТРОЙСТВ ФОРМИРОВАНИЯ АПРЕ с оедине ход которого через регистр со входом сумматора и вхо еса, управляющий вход ком регистра ад рого подключен р к ому вых выходвходом регистра адре блока памятиВ этом ус ый адреуем оготра перемому реется пос ычисляется одсоединением менн ого ба зов гистра адресатоянный базовресного поля ин ого Для формирования исполнительного адреса требуется специальный сумматор и, кроме того, в данном устройстве не предусмотрена возможность косвенной адресации блока памяти. Наличие специального сумматора,дешифраторов в рассматриваемом устройстве приводит к его усложнению,Целью изобретения является сокращение оборудования устройства.Зто достигается тем, чсодержит коммутатор и ревход которого подключен к ычисления. Недостатком этого уст ства является повышенныи расход схемног (блок формирования исполниИзвестно также устройс вания адресов, содержащее о оборудовани гельных адре Ясов),вы то устройствогистр страниц,выходу сумматодля формк памяти,Изобретение относится к вычислительноитехнике и, в частности, может быть использовано в электронных вычислительных машинах (ЗВМ) с микропрограммным управлениеми развитыми системами интерпретации. 5Известно устройство для формированияадресов, применяемое в ЗВМ БЭСМсостраничной организацией памяти 1),Зто устройство содержит блок памяти срегистром адреса и приемным регистром,блок формирования исполнительных адресови устройство управления. Большинство команд БЗСМимеет коротко-адресную структуру. Исполнительный адрес команд вычисляется как сумма содержимого адресной час ти команды, содержимого индексного регистра и содержимого регистра-модификатор При этом блок формирования исполнител адресов команд выполняет соответствую оду блока управления а соединен с первым 2) . ройстве исполнительн ак сумма кода, образ содержимого регис ого адреса к содерж в котором записыва ый адрес, и содержим струкции.ра, а выход через коммутатор соединен со вторым входом блока памяти, управляющий вход коммутатора соединен со вторым выходом блока управления.На чертеже дана схема устройства,Устройство содержит блок 1 памяти, регистр 2 данных, сумматор 3, блок 4 управления, регистр 5 страниц, регистр 6 адреса и коммутатор 7.Предполагается, что младшие разряды адреса обращения к блоку 1 памяти определяются адресной частью команд (микрокоманд) . требующих обращения к блоку 1, и формируются на регистре 6 адреса, а старшие разряды адреса обращения к блоку памяти хранятся на регистре 5 страниц и заносятся в него из сумматора 3 при выполнении специальной команды (микрокоманды) установки регистра 5 страниц. Все элементарные операции, связанные с обращением к блоку 1 памяти, делятся на две группы: операции с учетом содержимого регистра 5 страниц и операции без учета содержимого регистра 5 страниц, Во втором случае при обращении к блоку 1 коммутатор 7 закрыт, осуществляется обращение к одной из ячеек в нулевой странице блока 1 памяти.В качестве примера функционирования устройства рассмотрим выполнение команды "выбрать на сумматор содержимое ячей- ЗО ки", адрес которой хранится в определенной ячейке нулевой страницы блока памяти (номер страницы,на которой выбираемая ячейка расположена, определяется содержимым регистра страницы) .ЗБНа первом этапе выполнения команды блок 4 управления засылает величину (адресная часть 4команды) на регистр 6 адреса, На втором этапе осуществляется обращение к блоку 1, причем коммутатор 7 закрыт сигналом из блока 4 управления. Выбранный код оказывается на регистре 2 и пересылается на сумматор 3. Таким образом, в устройстве для реализации страничного обращения к блоку памяти не требуется специального блока формирования исполнительных адресов команд ( микрокоманд) или специального сумматора.формула изобретенияУстройство для формирования адресов, содержащее блок памяти, выход которого через регистр данных соединен со входом сумматора и входом регистра адреса, управляющий вход которого подключен к первому выходу блока управления, выход регистра адреса соединен с первым входом блока памяти, о т л и ч а ю щ е е с я тем, что, с целью сокращения оборудования, оно содержит коммутатор и регистр страниц, вход которого подключен к выходу сумматора, а выход через коммутатор соединен со вторым входом блока памяти, управляющий вход коммутатора соединен со вторым выходом блока управления.Источники информации, принятые во внимание при экспертизе:1, Королев Л. Н. Структуры ЗВМ и их математическое обеспечение, И "Наука", 1974, с. 135-145, 71-76.2. Патент СШЛ 4 3818460, класс340-1 7 2. 5, 1 97 4 ( прототип), 547768Составитель А. ЖереновРедактор Т. Фадеева Техред М. Ликович Корректор С, БолдижарЗаказ 877/101 Тираж 818 Подписное ЦНИИПИ Государственного комитетат Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП "Патент", г, Ужгород, ул, Проектная, 4