Цифровой частотный дискриминатор

ОП ИСАНИЕИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Социалистических Республик(43) Опубликовано 05 01 77 Бюллетень1 (45) Дата опубликования описания 30,03,7 53) УДК 62137 .33 (088,8)(72) Авторы изобретения А. И. Овчаренко, А эловьев и В, М, Тро,хин 71) Заявите очный политехнический институт краинск 54) БИфРОВОЙ ЧАСТОТНЫЙ ДИСКРИМИНАТ 2 Бель изобретенця - упрошнатора,зобретение относится к импульснои искрим ике, Изве тен цифровои частотныи дискримина ржаший кварцевый генератор, шесть браторов, инверторы два формиромпульсов, логические элементы И, ший регистр, интегратор, детектор четчики и логические схемы эпрерассогласования 1 . цель ается тем, чт эставл едлагаемыи дискриминатор, введен ительный дешифратор, и элемент з ричем входы дополнительнэго деш тор, сод мультив ол ержфраходаля. с соответстго счетчика, а единен ерсивно о втор тора с ми ре динен о выход с уровня тм входом Я,Ю я многоканальн ени гер 3таторавлен единен ым коммузадержки сключен к Известен так цифр ов ащий ф частотный вхэсом с через элемент ди вх крими ды ко вой и атор, содеорого сое рмироватесточникам дом у точник Наегис од у тактового сигнала, чертеже изображена бмого дискриминатора,ы дискриминир чен к одним тов 11, вто уемои чиз вхо рые вхо шими вх ма предстоты, а вь ов логическ к 35 лага одк леме ы которыходами реверс едивноДи1, КЯи 4 с оответс скриминат эр -триггер 2,, реверсивный и 7, элемент з ног оканальньщ к 1 поданы сигнал од 12 - сигнал кодные сигналь содержит логическисчетчик 5,адержки 8,оват енть ор входы которого соеивного счетчика, оединен с источнивыход соединен с го счетчика, дешифратор, динены с выходами реверс вход установки которого с ком тактовой частоты, а одним из входов К.З - тр выходы которого соединен гоканального коммутатора эледеширеги10, Н оммутат оры тактовой иггера, резистор ы со входами ма вход записи фратора. част вх Вьдискриминируем ои ч 1 снимаются с выходмутатора 10. оты, мнооединен с выхо еш гоканального кэм Государственный иомитеСовета Министров СССпо делам изооретенийи открытий фрат эрытр 9 иа входыоты, а наДискриминатор работает следующим образом,При низком уровне тактовой частоты блокируется прохождение импульсов дискриминируемой частоты через формирователь 1, Однэвременно-триггер 2 устанавливаетсяв такое состояние, при котором на выходе6 появляется высокий уровень, а на выходе Я - низкий уровень, т.е. подготовлена цепь прохэждения импульсов дискриминируемой частоты на суммирующий вход реверсивного счетчика 5 через элемент 3, Про,хождение импульсов дискриминируемой частоты на вьчитаюший вход реверсивногэ счетчика 5 через элемент 4 блокируется, Крэме 5того, при низком уровне тактовой частотыустанавливается реверсивный счетчик 5, разрешается считывание информации коммута -тором 10 с регистра 9 и через определенное время устанавливается регистр, Дискриминатэр готов к работе.. , ш пояьлении выс окоп о ур овня тактов эйчастэть; импульсы дискриминируемой частоты прэхэдят на суммирующий вход реверсивнэгэ счетчика 5, и, когда в счетчике записывается максимальное число (соответствующее числу его разрядов), на выходе дешифрат эра 6 п оявляется низкий ур овень. Приэтом переключается Й,3 -триггер 2, и импульсы дискриминируемой частоты проходят на фвычитающий вход реверсивного счетчика 5,Как только число импульсов, поступившихна вычитающий вход, сравнивается с числомимпульсэв, пэступивши,х на суммируюшийвход (т.е. в счетчике 5 записывается числоО), на выходе дешифратора 7 появляетсянизкий уровень, переключающий 3 Ь- триггер2, и импульсы дискриминируемой частотыпроходят на суммируюший вход, Такая поочередная работа реверсивного счетчика 5 на40суммирование и вычитание продолжается втечение всегэ измерения. Выходные импульсы дешийэатэра 7, появляющиеся через каждые 2 2 импульсов дискриминируемой частоты (где и, - количество разрядов реверсивного счетчика 5), подаются на вхэд запи -си регистра 9, По экончании времени измере ния, т.е. при низком уровне тактовой частоты, записанное в регистре 9 числэ считывается и возбуждается одним из каналов коммутатора 10, Через эпределеннэе время устанавливается регистр 9, и работа цифрового частотного дискриминатора повторяется.За счет попеременного суммирования и вычитания в реверсивном счетчике уменьшается количество его разрядов, что ведет к упрощению дискриминатора,фэрмула из обретения цифровой частотный дискриминатор, сэдержащий формирователь, входы которого соединены с источниками тактовой и дискриминируемой частоты, а выход подключен к эдним из входов логических элементов И, втэрые входы которых соединены с сэответствуюшими входами реверсивногэ счетчика, дешифратор, входы которого соединены с выходами реверсивного счетчика, вход установки которого соединен с источником тактовой частоты, а выход соединен с одним из входов К 5-триггера, резистор, выходь котэрэгэ соединены со входами мнэгоканальнэгэ коммутатора, а вход записи соединен с выходом дешифратора, э т л и ч а ю щ и йс я тем, что, с целью его упрощения в него введен дополнительный дешифратэр и элемент задержки, причем входы д оп олнительн эго дешифратэра соединены с соответствующими выхэдами реверсивного счетчика, а его выход соединен со вторым входом К 5-триггера, вход управления многоканальным коммутаторэм соединен через элемент задержки с входом установки регистра и подключен к источнику тактовэгэ сигнала,Источники информации, принятые во внимание при экспертизе;1. Патент США Ъ 3418586, кл, 329- -104, 24,12,68.Составитель А, АртюхРедактор В, Трофимов Техред О. Луговая Корректор С, БолдижарЗаказ 6000/36 Тираж 1029 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5 Филиал ППП фПатент", г, Ужгород, ул, Проектная, 4