Логическое запоминающее устройство

О П И С А Н И Е (и) 524224ИЗОБРЕТЕН ИЯК АВУОРО(ОМУ СВИДЕТВПЬСТВУ Союз Советских Социалистииесних Реслублин(45) Дата опубликования описания 20.10.7)М Кле Ь 11 С/О осударственньа комитетСовета Министров СССРпо делам изобретенийи открытий 81.327.6. Балашов, А, Ю, Г . Петров, В. С. Сте донов, Н. В, Ерхова, Е.нов и Ю. А. Суровцев ленов,(71) Заявит 5 ГИЧЕСКОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТ ние относится к 3 кодироволяет ко ство не ть инфо Однако это устро вать и декодиро Белью изобретени циональных воз ац ди расширениестройства являе ожностейв нем коции. ирования и деза счет выполнения кодирования информаПоставленная цел ется тем, чторжит элеменервый вход ЛИф1 1 остига ное устройство со "ИЛИ" и триггер ядного элемента подключен к вых предложты "И" разр-го эпемен быть использовано, в частности для вания и декодирования информации,Известны логические ЗУ (1, 2 3 ) пассивного 11, и активного типа 23. Однако в таких устройствах нельзя проводить кодирование и декодирование информации,Наиболее близким техническим решением к данному изобретению является логическое ЗУ, содержащее дешифратор, соединенный с регистром адреса и и -разрядным блоком памяти, регистр слова, управляюшие блоки, подключенные к блоку памяти, и управляющие шины 31,та "И" первой группы, один вход которого соединен с первой управляюшей шиной, а другой - с 1 -ым выходом регистра слова, Второй вход 1 -го разрядного элемента "ИЛИ", кроме т -го, подключен к выходу ( т + 1 )-го элемента ф И" второй группы, один вход которого соединен со второй шиной управлепия, а другой - с ( 1 + 1)-ым выходом регистра слова, Третий вход 1 -го разрядного элемента "И,ПИ", кроме первого, подключен к ( 1 - 1)-му элементу фИ третьей группы, один вход которой соединен с третьей управляюшей шиной, а другой с1 - Я-ым выходом регистра слова, Выходы разряднь:х элементов "ИЛИ" подключены к соответствуюшим входам блоков управления. Выходы регистра слова подключены через первый элемент "ИЛИф к одному входу первого элемента "И", другой вход которого соединен с четвертой управляюшей шиной, а выход - с одним из входов элемента фИЛИф, выход которого соединен со входом триггера, а другой вход - с выходом второго элемента "Иф. Входы второго элемента фИ" подключенысоответственно к пятой управляющей шине и первому выходу регистра слова,На чертеже изображена блок-схема предложенного устройства.Устройство содержит чъ -разрядный блок5памяти 1, дешифратор 2, регистр адреса 3,управляющие блоки 4, разрядные элементы"ИЛИ" 5, элементы "И" 6 первой группы,используемые при записи, элементы "И7Овторой группы, используемые при сдвиге информации влево, элементы "И 8 третьей группы, используемые при сдвиге информации вправо, регистр слова 9, первый элемент "И" 10,первый элемент "ИЛИ" 11, второй элемент И" 12,5второй элемент ФИЛИ" 13, триггер 14, служащий для анализа состояния разрядов регистра 9. Устройство содержит также управляющие шины 15-25,Первый вход 1 -го элемента ФИЛИ" 5подключен к выходу-го элемента "И" 6,один вход которого соединен с первой управляющей шиной 21, а другой - с 1 -ым выходом регистра 9, второй вход,1 -го элемента "ИЛИ" 5, кроме т -го, подключенк выходу ( 1 + 1)-го элемента "И" 7,один вход которого соединен со второй шиной управления 22, а другой - с ( 1 + 1 )- -ым выходом регистра 9, Третий вход 1 -гоэлемента "ИЛИ" 5, кроме первого, подключен к ( 1 - 1)-му элементу "И" 8, одинвход которого соединен с третьей управляющей шиной 20, а другой с ( 1 - 1)-ымвыходом регистра 9.Выходы элементов фИЛИф 5 подключены 35к соответствующим входам блоков 4, выходы регистра 9 через элемент "ИЛИ" 11 -к одному входу элемента "И" 10, другойвход которого соединен с четвертой управляющей шиной 23, служащей для анализа 40содержимого разрядов регистра 9 " на нуль",а выход - с одним из входов элемента "ИЛИ"13, выход которого соединен с входом триггера 14, а другой вход - с выходом элемента "И" 12, Входы элемента "И" 12 подклю чены соответственно к пятой управляющейшине 24, служащей для анализа содержимого первого разряда регистра 9 "на нуль",и первому выходу регистра 9.Для кодирования и декодированияинформа ции, например, в циклическом коде с исправлением одной ошибки устройствс должно выполнять набор следующих операций: "логический сдвиг влево", "логический сдвигвправоф, "сумма по модулю два", "анализ ббсодержимого регистра слова на нульф, фанализ содержимого первого разряда регистраслова на нуль",Рассмотрим работу устройства при операции " логический сдвиг влево". В исход О ном состоянии на регистре адреса 3 хранится произвольный адрес ячейки А блока памяти 1, а на регистре слова 9 - операнд Х. При подаче управляющего сигнала на шину 22 сигнал поступает на элементы "И" 7, При этом информационные сигналы с выходов триггеров регистра слова 9 через элементы фИ" 7 и элементы фИЛИф 5 поступают на блоки 4, Одновременно управляющие сигналы поступают на шины 16, 18 и 19, и при подаче сигнала на шину 15 в ячейкуЛ блока памяти 1 записывается код опе 3ранда Х со сдвигом влево на один разряд.Предло;кенное устройство позволяет кодировать и декодировать информацию, что значительно расширяет его функциональные возможности.Формула изобретенияЛогическое запоминающее устройство, содержащее дешифратор, соединенный с регистром адреса и : -разрядным блоком памяти, регистр слова, управляющие блоки, подключенные к блоку памяти, управляющие шины, о тл и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, оно содержит элементы "И" и "ИЛИ и триггер; первыйвход 1 -горазрядного элемента "ИЛИ" (= 1,2, й) подключен к выходу 1 -го элемента "Иф первой группы, один вход которого соединен с первой управляющей шиной, адругой-с 1 ым выходом регистра слова; второй вход 1 -го разрядного элемента "ИЛИф, кроме т -го, подключен к выходу (+ 1)-го элемента "Иф второй группы, один вход которого соединен со второй шиной управления, а другой - с ( 1 + 1)-ым выходом регистра слова; третий вход т -го разрядного элемента ФИЛИ", кроме первого, подключен к ( 1 - 1)-ому элементу "И" третьей группы, один вход которой соединен с третьей управляющей шиной, а другой с ( ь - 1)-ым выходом регистра слова; выходы разрядных элементов фИЛИ" подключены к соответствующим входам блоков управления; выходы регистра слова подключены через первый элемент "ИЛИф к одному входу первого элемента "И", другой вход которого соединен с четвертой управляющей шинойа выход - с одним из входов второго элемента фИЛИф, другой вход которого соединен с выходом второго элемента "И" и входом триггера;входы второго элемента "И" подключены соответственно и пятой управляютцей шине ч первому выходу регистра слова.Заказ 491 О/399 Тира;к 723 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская набд, 4/5Филиал ППП Патент", г. Ужгород, ул, Проектная, 4 Источники, принятые во внимание при экспертизе;1. Дроздов Е, А. и Пятибратов, "Автоматическое преобразование информации", изд-во Советское радио" М. 1964, стр. 74.5 2. Балашов Е. , и Кноль А, И., "Многофункциоыльные запоминаюшие устройства",изд-во "Энергия"., Л 1972, стр. 46.3, Авт,св,2259042 М, кл, (Ъ 11 С11/ОО, 1975 г,