Устройство для синхронизации

Республик 61) Дополнительное к авт. свид-ву22) Заявлено 03.01.75 (21) 2092787/24-9с присоединением заявки Мо 1) М. Кл.з Н 041. 7/04 сударствеиный комитет(23) Приорит Опубликован авета Ммммстров СССло делам изобретений(54) УСТРОЙСТВО ДЛЯ С ОН ной комбинации и элемент И,И подключен к своему другому входу, а в приемную часть - дешифратор запреаеннои комбинации сигналов и третии элемент И, причем упомянутый выход регистра сдвига через дешифратор запрещенной комбинации и третий элемент И подключен к установочному входу триггера, а у 1 помянутыи выход первого элемента И подключен к второму входу компаратора.Иа чертеже приведена функциональная схема устройства.па чертеже, приведена функциональная схема устройства,,устроиство для синхронизации содержит в персдаощен части элемент И 1 И 1, выход которого подключен и одному из двух входов регистра 2 сдвига, одни из выходов которого черсз сумматор ,по модулю два соединен с другим своим входом, а другой вод - через дешифратор 4 запрещеннои комоинации сигналов соединен с одним из входов э,еменга И,1 И 1, другои вход которого является входом о, а выход сумматора д - выходом о переда 1 ощеи части устроиства; в приемнои части устройство содержит первый элемент И /, выход которого через последовательно соединенные элемент И 1 И 8, регистр У сдвигасумматор О по модулю два, второй элемент И 11 подключен к второму входу элемента ИЛИ 8; компаратор 12, входами подключенный к Изобретение относится к технике передачидискре 1 ной информации и может использоваться при создании аппаратуры передачиданных (АПД).Известно устройство для синхронизации,содержащее в передающей части регистрсдвига, выход которого через сумматор помодулю два подключен к своему входу, а вприемной части - первый элемент И, выходкоторого через последовательно соединенные 10элемент ИЛИ, регистр сдвига, сумматор помодулю два, соединенный через второй элемент И с другим входом элемента ИЛИ, компаратор подключен к счетчику, а также триггер, выход которого подключен к соответствующим входам первого элемента И, второгоэлемента И и дешифратора синхрокомбинации,к другому входу которого подключен второйвыход регистра сдвига.Однако в известном устройстве имеется вероятность ложного перехода в режим вхождения в синхронизм, что значительно снижаетнадежность его работы,Цель .изобретения - повышение надежности работы устройства и увеличение пропускной способности.Для этого в передающую часть введеныэлемент ИЛИ и дешифратор запрещеннойкомбинации сигналов, при этом другой выходрегистра сдвига через дешифратор запрещенвыходу первого элемента И 7 и сумматора 10, а выходом - через счетчик 13 к входу третьего элемента И 14, к другому входу которого подключен выход дешифратора 15 запрещенной комбинацни сигналов, вход которого одновременно соединен с другим выходом регистра 9 сдвига и с одним из входов дешифратора 16 синхрокомбинации; триггер 17, выход которого подключен к соответствующим входам первого и ьторого элементов И 7, 11, дешифратора 16, а установочный вход соединен с выходом третьего элемента И 14. Входы 18, 19 являются соответственно информационным и управляющим входами, а выход 20 - выходом синхросигнала приемной части устройства.Устройство работает следующим образом.При подаче тактовых сипналов на вход 5 передающая часть начинает генерировать псевдослучайную (синхронизирующую) последовательность. В случае установки в регистре 2 сдвига запрещенного (нулевого) фазового состояния срабатывает дешифратор 4, с выхода которого сигнал через элемент ИЛИ 1 поступает на вход установки регистра 2 сдвига в исходное состояние, С соответствующего выхода регистра 2 сдвига сигналы подаются на вход сумматора 3, с выхода которого псевдослучайная последовательность сигналов поступает на вход регистра сдвига и на выход 6,В приемной части устройства принимаемая последовательность сигналов по входу 18 через элементы И 7 и ИЛИ 8 поступает на вход регистра сдвига 9. На второй вход элемента И 7 подается сигнал разрешения приема с выхода триггера 17. С выхода элемента И 7 принимаемые сигналы также подаются на вход компаратора 12. С соответствующего выхода регистра сдвига 9 принимаемая последовательность сигналов поступает в сумматор 10 и с его выхода на второй вход компаратора 12, с выхода которого результат сравнения поступает на вход счетчика 13, на выходе которого появляется сигнал, указывающий на факт вхождения приемной части устройства в синхронизм с передающей.Если на информационный вход 18 поступила запрещенная последовательность сигналов длиной, достаточной для срабатывания счетчика 13, то сигнал на его выходе будет ложным, В этом случае ложный сигнал не пройдет до входа триггера 17, так как сигнал с выхода счетчика 13 на вход установки триггера 17 в положение 1 поступает через элемонт И 14, на второй вход которого сипнал разрешения подается с выхода дешифратора 15 запрещенной комбинации сигналов при ее отсутствии в регистре сдвига 9, При прохож денни сигнала на вход установки триггера 17в положение 1 с его выхода соответствующие сигналы поступают на входы элементов И 7, И 11 и дешифратора 16. В результате запрещается прохождение принимаемой после довательности сигналов через элемент И 7и разрешается через элемент И 11 с выхода сумматора 10 на вход регистра сдвига 9, а также включается дешифратор 16. С этого момента начинается автономное генерирование 15 синхронизирующей последовательности в приемной части устройства. При появлении в регистре сдвига 9 сипхрокомбинации на выходе дешифратора 16 выделяется синхросигнал. В соответствующий момент времени по входу 19 20 подается сигнал установки триггера 17 в положение 0, и приемная часть подготавливается к новому циклу фазирования. Формула изобретенияУстройство для синхронизации, содержащеев передающей части регистр сдвига, выход которого через сумматор,по модулю два подключен к своему входу, а в,приемной части - 30 первый элемент И, выход которого через последовательно соединенные элемент ИЛИ, регистр сдвига, сумматор по модулю два, соединенный через второй элемент И с другим входом элемента ИЛИ, компаратор под ключен к счетчику, а также триггер, выход которого подключен к соответствующим входам первого элемента И, второго элемента И и дешифратора синхрокомбинации, к другому входу которого подключен второй выход регистра 40 сдвига, отличающееся тем, что, с цельюповышения надежности работы устройства и увеличения пропускной способности, в передающую часть введены элемент ИЛИ и дешифратор запрещенной комбинации сигналов, 45 при этом другой выход регистра сдвига черездешифратор запрещенной комбинации и элемент ИЛИ подключен к своему другому входу, а в приемную часть - дешифратор запрещенной комбинации сигналов и третий эле мент И, причем упомянутый выход регистрасдвига,ерез дешифратор запрещенной комбинации и третий элемент И подключен к установочному входу триггера, а упомянутый выход первого элемента И подключен к второ.55 му входу комп аратора,562 Тираж 864 Подписноого комитета Совета Министров СССРизобретений и открытийЖ, Раушская наб., д. 4/5