Постоянное запоминающее устройство

ш 12346 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сове Ссеетскик Социалистическик Ресвублик(51) М, Кл.а б 11 С 17 Государствеииый комитет Совета Министров СССР по делам изобретенийи открытий 28.327,6 (088.8)(71) Заявител 4) ПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВ Л, О. Ваганян, А. М. Иванов Изобретение относится к области цифровойвычислительной техники и автоматики и может быть использовано в запоминающих устройствах цифровых вычислительных машин.Известны постоянные запоминающие устройства, содержащие адресный дешифратор инакопитель, который для хранения каждогобита информации содержит отдельный запоминающий элемент 1.Из известных постоянных запоминающих 10устройств наиболее близкими по техническойсущности являются постоянные запоминающиеустройства, содержацдие адресный дешифратор и накопитель, каждый выходной разрядкоторого содержит по два запомни ающих 15элемента, и блок распознавания выходныхсигналов (2.Целью изобретения является упрощениеустройства,Указанная цель достигается тем, что блок 20распознавания выходных сигналов в каждомразряде содержит выходной элемент ИЛИ исумматор по модулю два, причем первый входвыходного элемента ИЛИ подключен к выходу первого элемента памяти данного разряда, 25второй вход выходного элемента ИЛИ подключен к выходу сумматора по модулю два,первый вход которого подключен к выходувторого элемента памяти данного разряда, авторой вход - к выходу сумматора по модулю ЗО два предыдущего разряда, В первые элементы памяти всех разрядов записываются одиночные единицы, а во вторые - первые единицы групп подряд расположенных единиц и первые нули, расположенные после последней единицы группы.На чертеже приведены пример прошивки одного десятиразрядного слова, хранимого в запоминающем устройстве, и схема постоянного запоминающего устройства, хранящего четырехразрядные слова.В первые элементы 1 памяти всех разрядоз 1 - Х и во вторые элементы 2 памяти заведены связи адресной шиной 3 в соответствии с кодом 0111110010. В первый элемент 1 памяти разряда 1 Х заведена связь, что соответствует хранению одиночной единицы. Связи, заведен. ные во вторые элементы памяти разрядов 11 и И 1, соответствуют хранению первой единицы группы подряд расположенных единиц и первого нуля, расположенного после последней единицы этой группы.Постоянное запоминающее устройство состоит также из дешифратора 4 адреса, который адресными шинами 3 подключен к первым элементам 1 памяти и вторым элементам 2 памяти блока 5 распознавания выходных сигналов, который в каждом разряде содержит выходной элемент ИЛИ 6 и сумматор 7 по модулю два. Причем выход сумматора 7подключен к входу выходного элемента ИЛИ 6 данного разряда и выходу сумматора 7 следующего разряда, Выходы вторых элементов 2 памяти подключены к входам сумматоров 7 соответствующих разрядов, а выходы первых элементов 1 памяти - к входам выходных элементов ИЛИ 6, выходы которых подключены к триггерам 8 регистра числа,Устройство работает следующим образом.Дешифратор 4 возбуждает одну из адресных шин 3, которая в соответствии с программой записи подключена к элементам 1 и 2 памяти. В разрядах, где записаны одиночные единицы, на выходах элементов 1 памяти появляется сигнал, который через выходной элемент ИЛИ 6 устанавливает триггер 8 регистра числа в состояние 1.В разрядах, где записаны первые единицы групп и первые после группы единиц нули, сигнал, появившийся на выходе элементов 2 памяти, поступает на вход сумматора 7, другой вход которого соединен с выходом сумматора 7 предыдущего разряда. Если на одном из входов сумматора 7 появится сигнал (что соответствует разрядам, где должны храниться единицы групп), то триггер 8 регистра числа соответствующего разряда установится в положении 1.Если сигналы появляются сразу на обоих входах сумматора 7 (что соответствует разряду, где хранится первый по порядку нуль после группы подряд идущих единиц), то на выходе сумматора 7 сигнал не появится и триггер 8 данного разряда останется в нулевом состоянии,На чертеже первой (левой) адресной шиной3 запясан код 111,1 второй шиной 3 - код 01005 и последней шиной 3 - код 1110,Формула изобретения1 О Постоянное запоминающее устройство, содержащее адресный дешифратор, накопитель, каждый разряд которого содержит два элемента памяти, и блок распознавания выходных сигналов, отличающееся тем, что с 15 целью упрощения устройства, блок распознавания выходных сигналов в каждом разряде содержит выходной элемент ИЛИ и сумматор по модулю два, причем первый вход выходного элемента ИЛИ подключен к выходу первого элемента памяти данного разряда, второй вход выходного элемента ИЛИ подключен к выходу сумматора по модулю два, первый вход которого подключен к выходу второго элемента памяти данного разряда, а второй вход - к выходу сумматора по модулю два предыдущего разряда.Источники информации, принятые во внимание при экспертизе:ЗО 1. Брик Е. А, Техника ПЗУ, Советское радио, 1973 г,2. Авт. св.385317, кл. 6 11 С 17/00,22. 04. 71 г.523456О О Составитель Е. Брикехред А. Камышнико Сухано едак Изд Ъв 1545ПИ Государственного комитет по делам изобретений 113035, Москва, Ж, Рау Тираж 723 Совета Министровоткрытий ская наб., д. 4/5 исн пография, пр, Сапунова, 2 аказ 1835/19Ц 1- И Корректор О. Тюрина