Устройство для цифровой индикации

ОП ИСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(61) Дополнительное к авт, свид-ву 06 К 15/1 51) М, Кл. лено 03,12.73 121) 1973859/24 12 рисоединением явкиГосударственный комитет Совета Министров СССР ао делам изобретений 23) риоритет(088,8) ллетень22 убликовано 15,06,76 и открытии Дата опубликования описания 27.07.7 б 172) Автор изобретени В. А. Скляров 71) Заявит 54) УСТРОЙСТВО ДЛЯ ЦИФРОВОЙ ИНДИ Изобретение относится к автоматике и вычислительной технике и предназначено для вывода информации в цифровой аппаратуре.Известны устройства для динамической цифровой индикации 11, работающие по ме тоду опроса индицируемых триггерных декад. В этих устройствах имеет место свечение нулей перед первой значащей цифрой отсчета. Известно также у стройство для цифровои индикации 121, содержащее цифровые индика торы, соединенные с дешифратором, реверсивным коммутатором и коммутирующими элементами, связанными с формирователями сигнала (регистра) запятой и с индицируемыми декадами, триггер запрета и логические схе мы. Однако это известное устройство можно использовать только тогда, когда применяются индикаторы с раздельными знаками. Целью изобретения является расширение 20 функциональных возможностей. В описываемом устройстве это достигается введением в него дополнительного элемента И и элементов ИЛИ, выходы которых подключены к дешифратору, одни входы - к выходу допол нительного элемента И и единичному входу триггера запрета, а другие - к выходам реверсивного коммутатора и входам дополнительного элемента И, другой вход которого соединен с выходом триггера запрета. 30 На чертеже представлена схема описываемого устройства,Оно содержит индицируемые декады 1 и регистры 2 запятой, подключенные ко входам элементов И 3, входы которых подключены к соответствующим выходам реверсивного коммутатора 4 и к одним из входов индикаторов Ь, другие входы которых соединены с выходамп дешифратора О, причем управляющий выход реверсивного коммутатора 4 соединен с пулевым входом триггера 7 запрета, а вход - с выходами элементов И 3, другие выходы когорых подключены ко входам дополнительного элемента И 8 и входами элементов ИЛИ 9, другие входы которых соединены с выходом дополнительного элемента И 8 и единичным входом триггера 7 запрета, выход - со входами дешифратора б, а выход триггера 7 запрета соединен со входом дополнительного элемента И 8, элементы ИЛИ 9.В исходном состоянии сигнал с выхода реверсивного коммутатора 4 обнуляет триггер запрета 7. 11 ри опросе первой и последующих индицируемых декад и регистров запятой при нулевом значении кода и отсутствии сигнала запятой возникает сигнал на выходе элемента И 8, и на входе дешифратора установится код 1, воспринимаемый им как запрет, Поэтому нули индицироваться не будут. При на517911 Источники информации, принятые во внимание при экспертизе: Формула изобретения 1. Авт. св, СССР360658, кл. 6 061 3/14,25 1970,Устройство для цифровой индикации, содер. Авт. св, СССР370603, кл. б 061 3/14,жащее индицируемые декады и регистры за.личии первого не нулевого кода пропадает сигнал на выходе элемента И 8, что взводит триггер запрета 7 и разрешает прохождение кода на вход дешифраторов через элементы ИЛИ 9. После опроса декады и ре гистра запятой при наличии сигнала запятой происходит реверс коммутатора по сигналу с выхода элементов И 3; дальнейший опрос начинается с младшего разряда, и работа устройства происходит аналогично. 10При опросе индицируемой декады и регистра запятой (при наличии сигнала запятой) запятая индицируется, а значение разряда - лишь в том случае, если перед этим триггер 7 был установлен в единичное состояние, т. е. 15 хотя бы один разряд был не нулевой.В связи с тем, что значение кода анализируется до дешифрации, применение описываемого устройства возможно с любыми видами индикаторов, что расширяет его функциональ ные возможности. пятой, подключенные ко входам элементов И, входы которых подключены к соответствующим выходам реверсивного коммутатора и к одним из входов индикаторов, другие входы которых соединены с выходами дешифратора, причем управляющий выход реверсивного коммутатора соединен с нулевым входом триггера запрета, а вход - с выходами элементов И, отличающиеся тем, что, с целью расширения функциональных возможностей устройства, в него введены дополнительный элемент И и элементы ИЛИ, выходы которых подключены к дешифратору, одни входы - к выходу дополнительного элемента И и единичному входу триггера запрета, другие - к выходам реверсивного коммутатора и входам дополнительного элемента И, другой вход которого соединен с выходом триггера запрета.ор Н, Ау аказ 1463/1 дписное 1 ИИП ипография,Сапунов тор Л. Тюрина Составитель Г, Силин Техред Т, Курилко Изд, Хо 1414 Государственного козц по делам изобрете 3035, Москва, Ж, РТираж 864 тета Совета Министров ССС ий и открытий аушская наб., д. 4/5