Троичный логический элемент

(23) Приоритет 16) .1. Кл.- 1.1 ОЗК 19 38 Гвведевственный кок 1 нтет Совета Министров СССР ио делам изабретенийи открытий(71) Заявитель Изобретение относится к импульсной технике.Известен троичный логгтескп элемент. содержащий четырехэмиттерпь 1 й опорный тр а дзистор, два эмиттера которого сося:пеньэмиттерами транзисторов входного эмпттс 1 ного повторителя, я два другпх э;тг,гс; дС ЭМИттЕраМИ трацЗПСТОрО Э.;ИттерПОГО тзВтОРИтЕЛЯ В ЦЕПИ ООРДтНОй СЗЯ 3:т, ВЫХО,-МИттЕРНЫй ПОВтОРИтЕЛЬ, Оаэа ТРЯ;3; С;О 3 КотОРОГО СОЕДИНЕНа С КОЛЛЕКТОРОМ тСЗЫРСХЭ .ТЕРНОГО ОПОРНОГО ТРЯПЗт 1 СТОРЯ, Я КОЛЛСКОсот:динен с базой одного из трапзсмтовт этп".терного повторителя в цепи обратной СВ 5.:.Известный логический элемент нс обестсч. -вдет достаточной стабильности, достдто ногодиапазона частот ц имеет большое по тсттление мощности,Цель изобретения - повьппснпс т.б Н,т.ности работы, расширение частотного дЯпд -зонд и ттменьшепис потрсблясмо:" .,:о:.1, стгьВ предлагаемом троичном лог:ческо:,сменте это достигастся ввсдеПсм г, "Го ухпереключателей тока па двух т.;д 3 с,рхКажДЫй, ПРИЧЕМ КО ЛСКтОР ОДПОГО тЗ ГРД.; . -сторов первого псреклОчагсля тока сосг 1 ппепс эмиттером и базой транзисторов вхздц;гтзэмиттсрного повторителя, коллскто вго отРаНЗИСтОРа ПСРВОГО ПЕРСКГ.ОтЯСЛ 5 Т(К:ДИЦЕН С ЭМПТ 7 СПОМ Втот:ОГО тва:3 Сто ОГО Э:, ПттЕРНОГО ПОВтОРИтЕЛЯ, а На СОСДИНЕН- т Ь.С ОЯЗЬт Т 3 а 31 С Горов ПсрВОГО ПЕрСКЛЮ 1 ЯТЕ ЛЯ ТОКД;тОД; УПРЯВ,ЯЮЩ",Ш СИГПДЛ, КОЛЛСКср пеного т 1 здпзпсгорг второго перекгпочя- В 1,.; ",Окд СОСЛПС; С (ЯЗОй и ЭМПттЕрОМ трап.,; с,; Оп э .г:срного повторителя в цепи об- ДО. С 5 ЗП. КОГЛСКтОР ВТОРОГО тРаНЗИСтОРа ,:. О" ОГО ПСРСКЛтО 11 ТЕЛ 51 ТОКД СОСДПНЕН С ЭМПТ,Ом; го;. Сп о гр;1;зпстора э пттерпого по В 011;гсл 5 в 1;,1; Обратной связи, а на соеди;.П 1;ыс бдз рд,3:;соров второго переклю:.;.сгя ".Ок 1;зди Опорное ипр 512 кеппе, прп- :;М Э:т:ПттСРЬ: СООГЬЕТСтВУОЩПХ тРаПЗИСтОРОГНого:, :В гороо переключателей тока по 1 чСРПО С(С,1 ПНЕПГ И ПОДКЛ 10 т 1 ЕНЫ К КОЛЛЕКТО,г: доолпптельпых транзисторов, на соедп- ".01;:Ьт 10,:ДЗЬ КтОГОРЫХ ПОДДНО ОПОРЦОС ПаПРЯ:т.1 д ЕртсКс 1 ПВЕПЕа ПрцццщваЛЬНая :.С ,Л,Х-,; тЧССКДЯ СХСМД ПРЕПЛДГДСМОГО тРОПЧНОгс лс тОстлго эгСмсптд., Г тСС(Пй Э,С 1 ССП СОЛЕРжцт ЧстЫРЕХЭМПт:, Ый 00 Пт; ГрдцЗИСТОр 1, ВХОдцОй ЭМПт:т"1:Ь. ПГВ 0;ТСГЬ Я КЯСКДДПО-ВКЛОт 1 ЕНН 11 Х Л , тэт С0;)ДХ .:, ЭМПТТЕЦЫй ПОВТОРИТС,7 Ь Вси Обд".Ой сВЯзи на каскадно-Вк,7 очсн 1 ых трдцзпсгоЗдх 4, 5, Выходной эмиттерцый поз О".тель цд транзисторе 6, переключатели . СКД ; ". Р; 31:С ОТДХ Г, 8 П 9, 10 т ДОПОГНиз - с-, тт, дх.со т,; 11 12 тт 3;(тотв 13 --16. Индексами 17, 18 обозначены входы, на которые поданы соответственно троичный входной сигнал и управляющий сигнал. Индексами 19, 20 обозначены входы, на которые поданы опорные сигналы, индексом 21 обозначен выход элемента, а индексами 22,23 входы, на которые подано положительное напряжение от источника питания (не показан).Принцип работы предлагаемого троичного логического элемента заключается в следующем.На базу транзистора 2 подается троичный информационный сигнал с логическими уровнями О, 1, 2, квантованного по амплитуде с квантом, равным падению напряжения на переходе база-эмиттер транзистора, На базы транзисторов 9 и 10 подается управляющий двоичный сигнал с логическими уровнями О, 1, определяющий режим работы элемента: режим хранения и режим записи, В режиме хранения на входе 18 устанавливается уровень логического 0, При этом транзисторы 9 и 10 выключены, транзисторы 7 и 8 включены и замыкают обратную связь в элементе, В режиме записи на вход подается импульс записи, При этом транзисторы 9 и 10 включаются, транзисторы 7 и 8 выключаются, и обратная связь разрывается. На выходе устанавливается уровень сигнала, соответствующий уровню информационного сигнала. При условии подачи на вход 17 уровня логического 0 транзисторы 2 и 3 выключ:ны, и токи текут через опорный транзистор 1, обуславлнвая падение напряжения на резисторе 13, равное удвоенному падению напряжения на переходе база-эмиттер транзистора 1, т. е. на выходе устанавливается уровень логического 0. При условии подачи на информационный вход уровня логической 1 транзистор 2 включен, транзистор 3 выключен, и ток, текущий через транзистор 10, обусловливает падение напряжения на резисторе 13, равное падению напряжения на переходе база эмиттер транзистора 1. При условии подачи на вход 17 уровня логической 2 транзистор 1 выключен, и на выходе устанавливается уровень логической 2. После окончания импульса записи на входе 18 устанавливает 10 15 20 25 30 40 45 ся уровень логического 0, транзисторы 7, 8 включаются и замыкают обратную связь, фик. сируя информацию, подаваемую в режиме записи. Дальнейшее возможное изменение сигнала на входе 17 не влияет на хранящуюся информацию. Формула изобретенияТроичный логический элемент, содержащий четырехэмиттерный опорный транзистор, два эмиттера которого соединены с эмиттерами транзисторов входного эмиттерного повторителя, а два других эмиттера - с эмиттерами транзисторов эмиттерного повторителя в цепи обратной связи, выходной эмиттерный повторитель, база транзистора которого соединена с коллектором четырехэмиттерного опорного транзистора, а коллектор соединен с базой одного из транзисторов эмиттерного повторителя в цепи обратной связи, отличающийся тем, что, с целью повышения стабильности работы, расширения частотного диапазона и уменьшения потребляемой мощности, в него введены два переключателя тока на двух транзисторах каждый, причем коллектор одного из транзисторов первого переключателя тока сосдннен с эмиттером и базой транзисторов входного эмиттерного повторителя, коллектор второго транзистора первого переключателя тока соединен с эмиттером второго транзистора входного эмиттерного повторителя, а на соединенные базы транзисторов первого переключателя тока подан управляющий сигнал, коллектор первого транзистора второго переключателя тока соединен с базой и эмнттером транзисторов эмиттерного повторителя в цепи обратной связи, коллектор второго транзистора второго переключателя тока соединен с эмиттером второго транзистора эмиттерного повторителя в цепи обратной связи, а на соединенные базы транзисторов вторсчо переключателя тока подано опорное напряжение, причем эмиттеры соответствующих транзисторов первого и второго переключателей тока попарно соединены и подключены к коллекторам дополнительных транзисторов, на соединенные базы которых подано опорное напряжение.ПодписноеСР ипография, пр. Сапунова, 2 аз 1421/б Изд.1400ЦНИИПИ Государственного комитета Спо делам изобретений и113035, Москва, Ж, Раушск раж 1029вета Министровкрытийя наб., д. 4/5