Устройство для выделения экстремального из -разрядных двоичных чисел

(111 Я 429 Союз Советских Социалистических Ресоублик(23) Приорите осударствениыи коми Совета Министров СС публиковано 15.05,76. 8 3) УДК 681.142.07(088.8) ен елам изобретений рыт а опубликования описания 06.07.76 2) Авторы изобретен ючков и Н. ф. Тафипольский С. А, Соколов, В(54) УСТРОЙСТВО ДЛЯ ВЫДЕЛЕНИЯ ЭКСТРЕМАЛЬНОГО ИЗ ит-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛнесколь- тремальо поразходовых регистры т оощиегх могутчисла ичисло; 10ется,неИ 2 Известно устройство для сравнения ких двоичных чисел и выделения экс ного из них путем последовательног рядного анализа, содержащее ти-в элементов ИЛИ, ит-разрядные для хранения и сравнивания чисел.В из 1 вестном устройстве отсутствую для всех регистров выходы, с которь быть считаны коды экстремального номера регистра, содержащего это кроме того, устройство характериз большим бы 1 стродействием. Целью изобретения является расширение класса решаемых задач и повышение быстро действия. В предложенном устройстве это достигается тем, что оно содержит по т трехвходовых элементо 1 в И и одному т-,входовому элементу ИЛИ на каждое из двоичных чисел, причем прямые, выходы регистров лораз рядно соединены с входами и-входовых элементов ИЛИ, инверсные выходы каждого регистра соединены с первым входом соответствующих элементов И, второй и третий входы которых, поразрядно соединены с ши нами упРавляющих сигналов и с выходами ивходовых элементов ИЛИ соответственно, выходы которых подключены,к соответствующему выходу устройства, а выходы элементов И каждого регистра соединены со входами ЗО т-входовых элементов ИЛИ, выходы которых,подключены к соответствующему выходу устройстваСущность изобретения заключается в том, что в случае неравенства исследуемых чисел в каком-либо разряде при поступлении соответствующего управляющего сигнала на выходах схем И этого разряда чисел, у которых в нем имеется О, появляется 1, которая через т-входовые схемы ИЛИ устанавливает в состояние О регистры этих чисел, исключая эти числа из дальнейшего поразрядного анализа. Вследствие этого по окончании поразрядного анализа на,выходах и.входовых схем ИЛИ получается прямой код максимального числа, а на выходах т-входовых схем ИЛИ - инверсный позиционный код номеров регистров, в которых записано это число.На чертеже показана блок-схема предложенного устройства.Оно содержит т (статических) регистров 1, в которые записаны прямые т-разрядные коды (для случая выделения максимального числа) сравниваемых двоичных чисела,аз .асс 1 1 г 2гп25 Зо 40 45 50 55 Первый разряд этих чисел является старшим. Запись кодов чисел в регистры может производиться любым известным,опособом. Каждый регистр имеет т трехвходовых схем И 2. Их выходы подключены к т-входовой схеме ИЛИ 3, выход которой соединен со входом установки в О этого же регистра. Прямые выходы всех регистров поразрядно подключены ко входам и-входовых схем ИЛИ 4, выходы которых также поразрядно соединены с первыми входами схем И 2, Второй вход каждого элемента И 2 соединен с инверсным выходом соответствующего разряда регистра, а третий - соединен с одной из шин Вх.р Вх,Вх,тп,При отсутствии управляющих сигналов на шинах Вх.р, Вх. Вх. а следовательно, .и на одном из входов схем И 2, имеется уровень напряжения, соответствующий логическому О. Поэтому на выходах схем И 2 и ИЛИ 3 также имеется О. При последовательном появлении на шинах Вх.р, Вх.,Вхп, управляющих сигналов, уровень напряжения которых соответствует логической 1, происходит, начиная со старшего разряда, последовательный поразрядный анализ исследуемых чисел. В случае неравенства чисел в анализируемых разрядах, т. е, если в данном разряде всех регистров записаны как О, так и 1, происходит установка в О тех регистров, у которых,в этом разряде записан О.Пусть значения старших разрядов всех чисел равны О. В этом, случае на выходе схемы ИЛИ 4 старшего разряда, а соответственно на одном из входов схем И 2, присутствует О. При,появлении на шине Вх.1 управляющего сигнала на выходах схем И 2 и ИЛИ 3 остается О и состояние устройства не меняется. В случае, если значения старших разрядов,всех чисел равны 1, состояние устройства при появлении на шине Вх. управляющего сигнала также не меняется, так как на входе схем И 2, подключенном к инверсным выходам старших разрядов регистров присутствует О. Если в старшем разряде имеется,неравенство, то при поступлении на шину Вх., управляющего сигнала происходит совпадение 1 на входах схем И 2, подключенных к инверсным .выходам тех регистров, у которых в старшем разряде записан О. Поэтому на выходах этих, схем И 2 и на выходе соответствующих схем ИЛИ 3 появляется 1, и регистры, у которых в старшем разряде записан О, устана 1 вливаются в состояние О (переключение триггеров регистров происходит при появлении на их установочном выходе напряжения, соответс пвующего логической 1) . Затем по мере появления управляющих сигналов на шинах Вхю Вх.з,.Вх. по приведенному выше алгоритму производится анализ всех остальных разрядов. В результате этого не установленными в О остаются только те регистры, в которых записано число, имеющее наибольшую величину, и на выходах схем ИЛИ 4 появляется код этого числа. На выходах схем ИЛИ 3, относящимся к этим регистрам, будет О, а на выходах схем ИЛИ 3, относящимся к остальным регистрам, 1.Таким образом, с выходав схем ИЛИ 4 может быть считано прямое значение кода максимального числа, а с выходов схем ИЛИ 3 - инверсное значение позиционного кода номеров регистров, в которых записано это число.Если требуется выделить минимальное число из исследуемых чисел, то входы записи информации в регистры переключают на шины, содержащие инверсии прямых кодов исследуемых чисела 1 а, аЬ 1 Ь 2, Ьт п 1 п, . . . , , . птТогда код максимального числа, выделенного из совокупности инверсных значений кодов исследуемых чисел, равен инверсному значению кода минимального из исследуемых чисел,Формула изобретения Устройство для выделения экстремального из пт-разрядных двоичных чисел, содержащее тп-входовых элементов ИЛИ, птразрядные регистры, отл ич а ю шее ся тем, что, с целью расширения класса решаемых задач и повышения быстродействия устройства, оно содержит по т трехвходовых элементов И и одному т-входовому элементу ИЛИ на каждое из двоичных чисел, причем прямые выходы регистров поразрядно соединены со входами п-входоаых элементов ИЛИ, инверсные выходы каждого регистра соединены с первым входом соответствующих элементов И, второй и третий входы которых поразрядно соединены с шинами управляющих сигналов и с выходами и-входовых элементов ИЛИ соответственно, выходы которых подключены к соответствующему выходу устройства, а выходы элементов И каждого регистра соединены со входами твходовых элементов ИЛИ, выходы которых подключены к соответствующему .выходу устройства.Составителв А. Уткинедактор Л. Тюрина Техред А. Камышникова Корректор О. Тюрина писное ипография, пр. Сапунова, 2 каз 1512/10 Изд.1343 ЦНИИПИ Государственного комитета по делам изобретений и 113035, Москва, Ж.35, Рауш