Устройство синхронизации по циклам

П " 1библиотека Мг=ОП ИСАН ИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ0) 510292 Союз Советских Социалистических Республик(51) М. Кл. Н 041. 7/О осударстееннын комитет оеета Министрав СССР УДК 621.394.662(54) УСТРОЙСТВО ДЛЯ Изобретение относится к технике обработкиинформации и может быть использовано в системах с импульсно-кодовой модуляцией,а также в системах передачи дискретных сообщений,Известно устройство для синхронизации поциклам, содержащее два регистра сдвига, выходы разрядов каждого из которых подключе.ны через последовательно соединенные дешифратор и решающий блок к формирователю импульсов, причем вход устройства соединен со вторым входом решающего блока, авыход формирователя импульсов подключенк установочным входам разрядов обоих регистров сдвига. Недостатком такого устройства 15является большое время вхождения в синхронизм.Для сокращения времени вхождения в синхронизм при произвольном распределениисинхрогруппы любого вида по позициям цикла в предлагаемом устройстве между выходами регистров сдвига с одной стороны и ихвходами с другой стороны включен преобразователь кода, который дополнительно соединен с выходом решающего блока, а также со 25входом устройства непосредственно и черезпоследовательно соединенные олок выделениякоманд и блок коммутации, выход которогоодновременно подключен к дополнительномувходу дешифратора, 30 На чертеже дана структурная электрическая схема описываемого устройства.Устройство содержит подключенные к его входу регистры 1 и 2 сдвига, между выходами которых с одной стороны и входами с другой стороны включен преобразователь 3 кода. Выходы разрядов 1-1 - 1-гг и 2-1 - 2-гг, где гг - число разрядов, каждого из регистров сдвига подключены через последовательно соединенные дешифратор 4 и решающий блок 5 к формирователю 6 импульсов. Вход устройства соединен со вторым входом решающего блока 5, а выход формирователя 6 импульсов подключен к установочным входам разрядов 1-1 - 1-гг и 2-1 - 2-гг обоих регистров сдвига. Преобразователь 3 кода дополнительно соединен с выходом решающего блока 5, а также со входом устройства непосредственно и через последовательно соединенные блок 7 выделения команд и блок 8 коммутации, выход которого одновременно подключен к дополнительному входу дешифратора 4. Выход дешифратора 4 соединен с выходом устройства.Устройство работает следующим образом.На вход устройства поступает сигнал, в котором с частотой следования циклов на спнхропозициях повторяются детерминированные символы синхросигнала. На остальных (информационных) позициях циклов символысигнала появляются случайно. Общее число позиций каждого цикла входного сигнала и число разрядов 1-1 - 1-п и 2-1 - 2-п в каждом из регистров 1 и 2 сдвига одинаково.Символы входного сигнала поступают нз преобразователь 3 кода и вместе с символами с выходов регистров 1 и 2 образуют трехзначные комбинации параллельного кода. В преобразователе 3 эти комбинации перекодируются в двухзначные комбинации параллельного кода, которые затем продвигаются по регистрам сдвига. Таким образом, каждая двухзначная комбинация с выхода преобразователя 3 поступает снова на его вход через цикл.Перекодирование в преобразователе 3 осуществляется так, что детерминированным символам синхросигнала соответствуют опреде. ленные двухзначные комбинации на его выходе, а случайно появляющимся символам на информационных позициях входного сигнала - другие двухзначные комбинации. Подкгпоченный к выходам разрядов 1-11-и и 2-1 - 2-п регистров сдвига дешифратор 4 дешифрирует комбинации, соответствующие синхросигналу. На основе сравнения входного сигнала и сигнала с выхода дешифратора решающий блок 5 выносит решение о наличии или отсутствии синхронизма по циклам,В режиме синхронизма по циклам сигнал " выхода решающего блока 5 устанавливает такой режим преобразователя 3, при котором двухзначные комбинации с выходов последних ячеек регистров 1 и 2 сдвига преобразуются в выходные двухзначные комбинации преобразователя 3 независимо от символов сигнала на входе устройства.В случае отсутствия синхронизма по циклам сигнал с выхода решающего блока 5 переводит преобразователь 3 в режим перекодирования трехзначных комбинаций параллельного кода в двухзначные. Одновременно по сигналу с выхода решающего блока 5 формирова. тель 6 импульсов в начальный момент поиска синхронизма устанавливает все разряды 1-1 - 1-и и 2-1 - 2-п регистров 1 и 2 в исходное состояние.В процессе поиска синхронизма по циклам на выходе преобразователя 3 образуются определенные двухзначные комбинации, соответствующие детерминированным символам синхросигнала, и другие двухзначные комбинации, соответствующие случайно появляюцимся информационным символам, Дешифратор 4 обнаруживает комбинации, соответству ющие синхросимволам, и определяет такимобразом временное положение синхропозиций во входном сигнале, В результате сравнения входного сигнала и сигнала с выхода дешифратора 4 решающий блок 5 определяет мо мент завершения процесса поиска и переводичустройство в установившийся режим поддержания синхронизма по циклам.Блок 7 выделения команд и блок коммутации 8 служат для перестройки дешифратора 4 15 и преобразователя 3 при изменении распреде.ления символов синхросигнала по позициям цикла, изменении числа синхросимволов, передаваемых в каждом цикле, или каком-либо другом изменении характера передачи синхро символов в импульсно-кодовом сигнале,Команда об изменении характера передачи синхросигнала выделяется в блоке 7, и по сигналу с его выхода блок 8 коммутации осуществляет необходимую перестройку дешиф.25 р атор а 4 и преобразователя 3. Формула изобретенияУстройство для синхронизации по циклам, 30 содержащее два регистра сдвига, выходы разрядов каждого из которых подключены через последовательно соединенные дешифратор и решающий блок к формирователю импульсов, причем вход устройства соединен со вторым 35 входом решающего блока, а выход формирователя импульсов подключен к установочным входам разрядов обоих регистров сдвига, о тл и ч а ю щ е е с я тем, что, с целью сокращения времени вхождения в синхронизм при 40 произвольном распределении синхрогруппылюбого вида по позициям цикла, между выходами регистров сдвига с одной стороны и их входами с другой стороны включен преобразователь кода, который дополнительно соеди нен с выходом решающего блока, а также совходом устройства непосредственно и через последовательно соединенные блок выделения команд и блок коммутации, выход которого одновременно подключен к дополнительному 50 входу дешифратора.510797 Составитель Г. Теплова Техред Т, Лященко Редактор А. Пейсоченко Корректор А. Дзесова Типография, пр. Сапунова. 2 Заказ 108/9 Изд. М 1264 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретеии и открытий 113035, Москва, Ж, Раушская наб., д. 4 Д