Датчик кода морзе

ц 5089 И Союз Советских Соииалистических Респ 1 блин) М,Кл Государственный комит Совета Министров СССРно делам изобретений 53) У 21,394.6088.8) Бюллетень12 писания 31,05.7 б ликовано 30,03.7 и открыт та опубликовани 72,) Автори зобрстспп И. Катин И, Баландин, А. А. Семе 71) Заягпте. ЧИК КОДА МОРЗЕ(54 графной свя- формировае овательноми тактовыми вхоя, а другая группачерез интегратор, ов первой группы синхронизации выответствующ ого накопит блокир аторо дин из вых ходом блок единена с сдами буфервыходов - скроме тогосоединен сзова. Изобретение относится к телези и может использоваться дляния временных импульсных посл дстей в телеграфном коде Морзе,Известен датчик кода Морзе, содержащийпоследовательно соединенные блок ввода,управляющий вход которого соединен с блокиратором, шифратор и формирователь кода.Однако известный датчик кода Морзеимеет низкую точность формирования элементов кода, зависимую от скорости и неравномерности работы манипулятора,Цель изобретения - повышение точностиформирования элементов кода независимо отскорости и неравномерности работы манипулятора.Для этого введены буферный накопитель,блок управления, блок синхронизации вызова, формирователь интервалов и интегратор,при этом выходы шифратора через буферныйнакопитель соединены с информационнымивходами формирователя кода, один выход которого подключен к входам формирователяинтервалов и блока синхронизации вызова, авторой - через последовательно соединенныеформирователь интервалов и блок синхронизации вызова к тактовому входу блока управления, другой вход которого соединен суправляющим выходом шифратора, .причемодна группа выходов блока управления соНа чертеже приведена функциональнаясхема датчика кода Морзе,Датчик кода Морзе содержит последова 10 тельно соединенные блок 1 ввода, управляемый вход которого соединен с блокиратором2, шифратор 3, буферный накопитель 4 иформирователь 5 кода, один выход которогоподключен к входам формирователя б пп 15 тервала и блока 7 синхронизации вызова, адругой - через последовательно соединенныеформирователь 6 интервалов и блок 7 синхронизации вызова к тактовому входу блока8 управления, другой вход которого соединен20 с управляющим выходом шифратора 3, а также интегратор 9, Одна пруппа выходов блока 8 управления соединена с соответствующими тактовыми входами буферного накопителя 4, а другая группа выходов - с блокира 25 тором 2 через интегратор 9, кроме того одиниз .выходов первой группы соединен с входомблока 7 синхронизации вызова.Буферный накопитель 4 содержит и десятиразрядных запоминающих линеек 10, 102,30 , 10. Блок 8 управления содержит такое55 60 65 же количество и элементарных блоков управления, состоящих из триггеров 11, 112, ,11, схем 12 ь 12212 совпадения и элементов 131, 13 ь , 13 задержки. Формирователь 5 кода состоит из регистра 14 сдвига, девятивходовой собирательной схемы 15, схемы 16 совпадения, собирательной схемы 17, схем 18 и 19 запрета, тактового генератора 20 и выходного устройства 21, Блок 7 синхронизации вызова состоит из собирательной схемы 22 и триггера 23,Датчик кода Морзе работает следующим образом,При нажатии одной из клавиш блока 1 ввода по одному из его выходов, соответствующему выбранному знаку, в шифратор 3 поступает сигнал, который распределится ао десяти его выходам в соответствии с промежуточным десятиразрядным кодом. С выходов шифратора 3 код поступает на соответствующие входы буферного накопителя 4 и записывается в запоминающую линейку 10 ячейки которой в соответствии с кодом записываемого слова переходят в состояние 1. Одновременно с каждым вводимым знаком в шифратор 3 с его управляющего выхода производится запуск блока 8 управления. При этом триггер 11, срабатывает и выдает сигнал 1 на схему 12, совпадения, на другом входе которой уже имеется сигнал 1 от последующего триггера 11,. Схема 121 совпадения срабатывает и через элемент 131 задержки производит считывание информации с запоминающей линейки 10 буферного накопителя 4 и запись ее в последующую запоминающую линейку 10,. Одновременно триггер 11, возвращается в исходное состояние, и выводится из исходного состояния триггер 11 ь которыи тем самым обеспечивает совпадение сигналов на следующей схеме 12, совпадения с аналогичным продвижением информации в следующую запоминающую линейку. Такое продвижение информации осуществляется вплоть до записи в последнюю запоминающую линейку 10 с соответствующей работой каждого элементарного блока 8 управления. Элементы 13 1313 задержки необходимы для того, чтобы запись информации в запоминающие линейки буферното накопителя 4 произошла раньше, чем поступит на них сигнал считывания от элементарных блоков блока 8 управления. Считывание с последней запоминающей линейки 10 производится по сигналу от триггера 23 блока 7 синхронизации вызова, которая в свою очередь получает сигнал от формирователя 6 интервалов, Необходимая скорость выхода (формирование) кода из датчика в знаках в минуту в соответствии со средней скоростью работы оператора устанавливается регулировкой частоты тактового тенератора 20. При этом благодаря буферной памяти допустимы некоторые отклонения скорости ввода от скорости вывода, вызываемые как неравномерностью кода, так и неравномерностью работы операто 5 10 15 20 25 30 35 40 45 50 ра на клавиатуре. Блок 7 синхронизации вызова исключает совпадение импульсов с последней запоминающей линейки 10 буферного накопителя 4 и импульса считывания от тактового генератора 20, поступающих на регистр 14 сдвига, так как совпадение этих импульсов привело бы к их взаимной компенсации и, следовательно, потере вводимого в регистр 14 сдвига кодового слова,Таким образом, продвижение информации с одной запоминающей линейки буферного накопителя 4 на другую происходит по мере считывания ее с последней запоминающей линейки 10 по сигналу от блока 7 синхронизации вызова. В случае резкого превышения скорости ввода, т. е. при заполнении всех запоминающих линеек буферного накопителя 4, срабатывает блокиратор 2, управляемый интегратором 9, когда все триггеры 11 ь 11 ь ,11 блока 8 управления выйдут из исходного состояния, При работе датчика тактовый генератор 20 по одному выходу производит запись 1 в схемы 18, 19 запрета и формирователь 6 интервалов, продвигает в регистре 14 сдвига записанную в нем информацию и приводит триггер 23 через собирательную схему 22 в исходное состояние. С другого выхода тактовый генератор 20 производит считывание записанной 1 со схем 18 и 19 запрета. При считывании со схемы 18 запрета выходное устройство 21 приводится в бестоковое состояние. В случае совпадения сигналов на входах схемы 16 совпадения последняя выдает сигнал, которым запрещается запись 1 в схему 18 запрета, и выходное устройство 21 не приводится в бестоковое состояние, формируя при этом тире. При считывании со схемы 19 запрета сигнал с ее выхода через формирователь 6 интервалов выводит тпиггер 23 из исходного состояния, который тем самым дает разрешение на запись информации в регистр 14 сдвига с последней запоминающей линейки 10 буферного накопителя 4 и одновременно с записью информации в регистр 14 сдвига приводится через собирательную схему 22 в исходное состояние. Сигнал с выхода схемы 19 запрета поступает на формирователь 6 интервалов лишь в случае отсутствия информации в регистре 14 сдвига, т, е. При отсутствии сигнала запрета на схему 19 запрета от собирательной схемы 17. Формула изобретенияДатчик кода Морзе, содержащий последовательно соединенные блок ввода, управляющий вход которого соединен с блокиратором, шифратор и формирователь кода, о т л ич а ю щ и й с я тем, что, с целью повышения точности формирования элементов кода независимо от скорости и неравномерности работы манипулятора, введены буферный, накопитель, блок управления, блок синхронизации вызова, формирователь интервалов и интегратор, при этом выходы шифратора через бу508951 д 4 ГГ -1 Составитель А. Кузнецов Техред Т. Колесова Редактор Н, Суханова Корректор О. Тюрина Заказ 1170 Л Изд. Ув 1279 Тираж 864 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Раушская наб д. 4/5Типография, пр, Сапунова, 2 ферный накопитель соединены с информационными входами формирователя кода, один выход которого подключен к входам формирователя интервалов и блока синхронизации вызова, а второй в чер последовательно соединенные формирователь интервалов и блок синхронизации вызова к тактовому входу блока управления, другой вход которого соединен с управляющим выходом шифратора, причем одна группа выходов блока управления соединена с соответствующими тактовыми входами буферного накопителя, а другая 5 группа выходов - с блокиратором через интегратор, кроме того один из выходов первой группы соединен с входом блока синхронизации вызова.