Анализатор пакетов ошибок

О П И С А Н И Е (и) 50490ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик61) Дополнительное к авт. свид-ву22) Заявлено 10,02,72 (21) 1747228/ 1) М.Кл,2 Н 041. 1/00 присоединением заявки 3) Приорите Государственный комитет Совета Министров СССР 53) УДК 621,317Опубликован 0.01.76, Бюллетень4вания описания 26.04,76 по делам изобретении н открытий) Авторы изобретения А. И.Иванюк и В. С. Поздняков овосибирский электротехнический инсти(71) Заявитель 54) АНАЛИЗАТОР ПАКЕТОВ анализатоЦель ира пакетоЭто дотор запов запомиВходы заходам де ды - к вющей схства соедсчетчикасоединендами С Изобретение относится к области вычислительной техники, телемеханики, связи и может быть использовано при исследовании статистических характеристик каналов передачи данных.Известен анализатор пакетов ошибок, содержащий триггер, вентиль, счетчик и дешифратор длин пакетов, причем выход вентиля соединен с входом счетчика, выходы счетчика - с входами дешифратора длин пакетов, считывающий вход дешифратора длин пакетов - с входом триггера, а выход триггера подключен к управляющему входу вентиля, Выделение пакетов ошибок в известном анализаторе осуществляется по критерию интервала объединения Мд,зобретения - щениев ошибок.тигается путем введения в анализаминающих схем и дешифратора 1 нающей схеме старшего разряда. поминающих схем подключены к вышифратора длин пакетов, а их выхоходам дешифратора 1 в запоминаме старшего разряда. Вход устройинен с входом триггера, а выход подключен к шине Сброс, котораяс вторым входом триггера, с вхоброс счетчика, запоминающих схем и входом Считывание дешифратора 1 в запоминающей схеме старшего разряда.На фиг. 1 изображена структурная электрическая схема анализатора пакетов оши бок; на фиг. 2 приведены временная диаграмма и график, поясняющие выбор емкости 1 Ч счетчика.Анализатор пакетов ошибок содержит триггер 1. Единичный вход триггера подключен к О входу анализатора, а выход - через вентиль2, соединенный вторым входом с шиной тактовых импульсов, - к входу счетчика 3, Выходы триггеров счетчика подсоединены к входам дешпфратора 4 длин пакетов, считываю щий вход которого соединен с входом анализатора, выходы дешифратора 4 - к входам запоминающих схем 5, выходы которых через дешифратор 1 6 в запоминающей схеме старшего разряда соединены с выходами анализа тора, Считывающий вход дешифратора 6,входы Сброс запоминающих схем 5, триггера 1 и счетчика 3 через шину Сброс подключены к выходу счетчика 3.Работает анализатор следующим образом.25 Первой ошибкой пакета триггер 1 устанавливается в единичное состояние, подавая разрешающий сигнал на вентиль 2, Тактовые импульсы через вентиль проходят на вход счетчика 3, выходы триггеров которого подключе- ЗО ны к дешифратору 4 длин пакетов, которыйобеспечивает разнесение пакетов по и разрядам в соответствии с их длительностью. Считывание состояния счетчика 3 и дешифратора 4 осуществляется с появлением каждой ошибки пакета, и результаты считывания запоминаются в схемах 5 до тех пор, пока на вход счетчика 3 не поступят У тактовых импульсов, В этот момент считывается состояние запоминающих схем с помощью дешифратора б, выявляющего 1 в запоминающей схеме старшего разряда, т. е, результат опроса состояния счетчика 3 последней ошибкой пакета, Результат считывания состояния запоминающих схем заносится в соответствующий счетчик регистрирующего устройства 7, после чего тем же сигналом с выхода счетчика 3 сбрасываются запоминающие схемы, входной триггер и сам счетчик, Анализатор пакетов ошибок готов к приему следующего пакета,В анализируемой последовательности ошибок с помощью анализатора выделяются временные отрезки длиной У тактов, начинающиеся ошибкой (фиг, 2, а). При правильно выбранной величине У каждый такой отрезок перекрывает один пакет ошибок или одиночную ошибку. Алгоритм выбора У поясняется графиком на фиг. 2, б, отражающим зависимость числа отрезков, т, е. числа пакетов У, образовавшихся при анализе потока ошибок, от величины У. Кривая У=(У) строится по данным параллельной обработки анализируемого потока ошибок или по данным многократных исследований потока ошибок, запи 5014904санного на какой-либо носитель, Оптимальным значением Уопт является значение У,близкое к точке сопряжения участков с большим и малым наклонами, Очевидно, что этавеличина близка к максимальной длине пакета, Выбор У, всегда возможен, так какпакеты ошибок имеют конечную длину ибольшую часть времени передача информации идет без искажений,ЮФормула изобретенияАнализатор пакетов ошибок, содержащийтриггер, вентиль, счетчик и дешифратор длин пакетов, причем выход вентиля соединен с входом счетчика, выходы счетчика подключены к входам дешифратора длин пакетов, считывающий вход дешифратора длин пакетов соединен с входом триггера, а выход триггера подключен к управляющему входу вентиля, отличающийся тем, что, с целью упрощения, в него введены запоминающие схемы и дешифратор 1 в запоминающей схеме старшего разряда, причем входы запоминающих схем подключены к выходам дешифрато ра длин пакетов, а их выходы - к входам дешифратора 1 в запоминающей схеме старшего разряда, вход устройства соединен с входом триггера, а выход счетчика подключен к шине Сброс, которая соединена с вторым Зо входом триггера, с входами Сброс счетчика, запоминающих схем и входом Считывание дешифратора 1 в запоминающей схеме старшего разряда.501490 Составитель А. Рассмотров Техред Е. Подурушина ПодписноССР Тираж 864Совета Микиси открытийская наб., д. 4/ аз 715/7ЦН Типография, пр. Сапунова, 2 Поток Ошадок Редактор И. Грузов Изд.1103Государственного ко митепо делам изобретени 13035, Москва, Ж, Рау рректор Л. Орлов