Устройство для синхронизации импульсных последовательностей

ОПИСАНИЕ ИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ487457 Союз Советских Социалистических Республик(51) М, Кл. Н ОЗЕ 5/О Государственнын комитет Совета Министров СССР 53) УДК 621,374.32(72) Авторы изобретения Г, Светников, В. Г, Чибисов и В, М. Гр 71) Заявител собое конструкторское бюро вычислительной техник Рязанского радиотехнического института(54) УСТРОЙСТВО ДЛ СИНХРОНИЗАЦИИ ПОСЛЕДОВАТЕЛЬНОСТЕЙПУЛЪСНЪХ этой схемы ИЛИ дом дополнительно рой вход которой с триггера-датчика о ее вход соединен с На чертеже приведена блок-схема устрой Устройство содержит триггер-датчик опорной частоты 1, вход которого соединен с шиной опорной частоты 2, и каскады синхронизации 3 и 4.Каждый из каскадов синхронизации содержит соответственно триггеры 5 ь 5 е, бь 6 ь схемы совпадения 7 ь 7 е, 81, 8 е и схемы ИЛИ 9 ь 9.Триггеры 51 и 5, подключены ко входам схем совпадения 7, и 7 е соответственно, другие входы которых подключены к выходам триггера-датчика 1. Выходы схем совпадения 7, и 72 соединены с первыми входами триггеров 61 и 62 соответственно. Первые входы триггеров 5, и 5 подключены к шинам 10 и 11 импульсной последовательности соответственно. хем ИЛИ 91 и 92 соедриггеров 6, и бе соответы которых соединены с оми триггеров 5, и 5, соодами схем совпадения Первые входы сиены с выходами венно, вторые вход ноименными входа 0 ветственно, с вых Изобретение относится к радиотехнике, может быть использовано в устройствах контроля, преобразования, обработки и передачи информации.Известно устройство для синхронизации импульсных последовательностей, содержащее триггер-датчик опорной частоты, вход которого соединен с шиной опорной частоты, и два каскада синхронизации, каждый из которых содержит схему совпадения, два триггера с раздельными входами, выход первого из которых соединен с одним из входов схемы совпадения, другой вход которой связан с одним выходом триггера-датчика опорной частоты, а выход схемы совпадения соединен с первым входом второго триггера, первый вход первого триггера соединен с шиной импульсной последовательности.Цель изобретения - повышение чувствительности устройства и ускорение синхронизации,Для этого каждый каскад синхронизации предлагаемого устройства содержит дополнительную схему совпадения и схему ИЛИ, первый вход которой соединен с выходом второго триггера, второй вход которого соединен с одноименным входом первого триггера, с выходом дополнительной схемы совпадения, с выходом каскада синхронизации и со вторым входом дополнительной схемы ИЛИ; выходсоединен с первым вхой схемы совпадения, втовязан с одним из выходов порной частоты, а третий шиной опорной частоты.5 1 О 2 о 25 зо 35 40 и 82 и с выходами 12, 3 каскадов синхронизации 3 и 4.Выходы схем ИЛИ 91, 9, соединены со входами схем совпадения 81 и 8. Вторые входы схем совпадения 81 и 8 соединены с выходами триггера-датчика 1, а их третьи входы - с шиной опорной частоты 2,Работает устройство следующим образом, Триггер-датчик 1 вырабатывает импульсы, положительные фронты которых отстоят друг от друга на время, равное периоду частоты. Импульсы частоты с шины 10, поступая на вход триггера 5 устанавливают его в единичное состояние, при этом с его выхода на вход схемы совпадения 71 поступает разрешающий потенциал. В результате импульсы с единичного выхода триггера-датчика 1 проходят через схему совпадения 71 на вход триггера 6, и устанавливают его в единичное состояние,Разрешающий потенциал с единичного выхода триггера 6, проходит через схему ИЛИ 9, и поступает на первый вход схемы совпадения 8 ь Следующий импульс опорной частоты перебрасывает триггер-датчик 1 в нулевое состояние, и импульсы с нулевого его выхода поступают на второй вход схемы совпадения 8. Одновременно импульс опорной частоты поступает на третий ее вход и попадает на выход 12, на второй вход схемы ИЛИ 9, и на входы установки в нулевое состояние триггеров 5, и 6,. Последние устанавливаются в нулевое состояние, а схема ИЛИ 91 поддерживает на первом входе схемы совпадения 81 разрешающий потенциал на время, равное длительности импульса на выходе 12, В результате на каждый импульс, приходящий на шину 10, устройство вырабатывает на выходе схемы совпадения 81 импульс, длительность которого равна длительности импульса опорной частоты, а передний фронт совпадает с передним фронтом импульса с нулевого выхода триггера-датчика 1. Импульсы с шины 11 аналогично синхронизируются с импульсами с единичного выхода триггера-датчика 1, сдвинутыми относительно импульсов с нулевого его выхода.В результате на выходах 12 и 13 имеют место две импульсные последовательности, фронты которых синхронизированы импульсами опорных частот и, следовательно, никогда не совпадут во времени,Предмет изобретения Устройство для синхронизации импульсных последовательностей, содержащее триггер-датчик опорной частоты, вход которого соединен с шиной опорной частоты, и два каскада синхронизации, кахкдый из которых содержит схему совпадения, два триггера с раздельными входами, выход первого из которых соединен с одним из входов схемы совпадения, другой вход которой связан с одним выходом триггера-датчика опорной частоты, а выход схемы совпадения соединен с первым входом второго триггера, первый вход первого триггера соединен с шиной импульсной последовательности, отличающееся тем, что, с целью повышения чувствительности и ускорения синхронизации, каждый каскад синхронизации содержит дополнительную схему совпадения и схему ИЛИ, первый вход которой соединен с выходом второго триггера, второй вход которого соединен с одноименным входом первого триггера, с выходом дополнительной схемы совпадения, с выходом каскада синхронизации и со вторым входом дополнительной схемы ИЛИ, выход которой соединен с первым входом дополнительной схемы совпадения, второй вход которой соединен с одним из выходов триггера-датчика опорной частоты, а третий ее вход соединен с шиной опорной частоты.487457 Составитель Ю. Еркиндактор Б. федотов Техред Е. Подурушина Корректор Н, Аук Подписноеов СССР Типография, пр. Сапунов Заказ 3216/12 Изд.31 ЦНИИПИ Государственного комитета по делам изобретений и Москва, Ж, Раушская