Устройство для одновременного выполнения арифметических операций над множеством чисел

ОПИСЫВАНИЕ ИЗОБРЕТЕНИЯ нц 479 О Сова Советских Социалистических Республик(23) ПриоритетОпубликовано 30.07,75. Бюллетень28Дата опуоликования описания 02.10.75 Государствениыи Совета Министре ССРий 81,325,5088.8). Луцкий, К. Г, Самофалов и Б. П. Хижинский Киевский ордена Ленина политехнический институт имени 50-летия Великой Октябрьской социалистической революции(54) УСТРОЙСТВО ДЛЯ ОДНОВРЕМЕННОГО ВЫПОЛНЕНИЯ АРИФМЕТИЧЕСКИХ ОПЕРАЦИЙ НАД МНОЖЕСТВОМ ЧИСЕЛ Изобретение относится к вычислительной технике и предназначено для выполнения арифметических операций над массивами двоичных чисел по конвейерному принципу.Известно устройство для выполнения арифметических операций, в частности умножения, над массивами чисел, работающее по конвейерному принципу. Устройство выполнено на однотипных блоках, каждый из которых содержит регистр множимого, регистр множителя, регистр старших п разрядов частичного произведения и комбинационной схемы формирования (и+1) старших разрядов частичного произведения, С помощью такого устройства допускается возможность перемножения 1 1; пар чисел, однако перемножение последовательности из 1 чисел (А, АгА А,) осуществляется в несколько последовательных этапов.Предлагаемое устройство отличается от из вестного тем, что каждый -й блок содержит первый и второй триггеры и схему И, выход первого триггера соединен с управлщощим входом схемы формирования (и+1) старших разрядов частичного результата, выхо.1 млад шего разряда которой соединен с входом первого триггера, выходы обоих триггеров соединены с входами схемы И, а входы этих триггеров соединены с шиной тактовых импульсов, чыход схемы И соединен с входом старшего 30 разряда второго регистра (1+1)-го блока, выход второго триггера 1-го блока соединен с входом второго триггера (+1) -го блока.Зто позволяет упростить устройство, повысить быстродействие его при перемножении последовательности чисел.Кроме того, облегчается обмен устройства с памятью за счет исключения необходимости выборки из памяти более чем одного операнда в каждом такте работы устройства.На чертеже изображена схема предлагаемого устройства из т=3 блоков.Устройство содержит регистры 1 - 6, схемы 7 - 9 формирования (и+1) старших разрядов частичного результата, триггеры 10 - 15, схемы И 16 - 18, шины тактовых импульсов 19, входы 20 - 23. Злементы 1, 2, 7, 10, 11, 16 устройства составляют первый его блок, элементы 3, 4, 8, 12, 13, 17 - второй блок, элементы 5, 6, 9, 14, 15, 18 в трет т-й блок. Для случая перемножения чисел, который рассматривается ниже, регистры 1, 3, 5 являются регистрами сомножителей, регистры 2, 4, 6 - регистрами п старших разрядов частичных произведений, т риггеры 10, 12, 14 - триггерами хранения младших разрядов частичных произведений, триггеры 11, 13, 15 - триггерами формирования окончательного результата.Первый сомножитель,последовательности двоичных чисел принимается через вход 20 на60 65 регистр 1, а в триггер 10 через вход 22 записывается код 1. Выходы регистров 1 и 2 соединены с входами схемы , которая является комбинационной. Она предназначена для формирования (и+1) старших разрядов очередного частичного произведения на основе суммирования п старших разрядов предыдущего частичного произведения с сомножителем, если в триггере 10 записана 1, или с нулем, если в триггере 10 записан О.Так как в первом блоке в регистре 2 записан код О, а в триггере 10 код 1, то на выходах схемы 7, определяющих младшие и разрядов, повторяется значение кода регистра 1.Выход схемы 7, определяющий значение младшего разряда сомножителя, соединен с входом управляющего триггера 10, а выходы схемы 7, определяющие старшие и разрядов, соединены с входами регистра 4 п старших разрядов частичного произведения. Таким образом, в следующем такте на регистр 4 второго блока записывается код сомножителя, сдвинутый на один разряд вправо, а в триггер 10 того же первого блока записывается код младщего разряда того же сомножителя, Кроме того, в следующем такте код,первого сомножителя перепишется в регистр 3 второго блока, а на регистр 1 первого блока запишется код нового сомножителя. Таким образом, во втором также на выходах схемы 7 появится первое частичное произведение, определяемое состоянием триггера 10, т. е. на выходах схемы 7 может появиться либо код множимого, либо О,Так как в триггере 12 второго блока запи"ан код О, то передача множителя на схему 8 запрещена, и, следовательно, на выходах схемы 8 появится код, повторяющий код, записанный в регистр 4, т. е. сдвинутый на один разряд код первого сомножителя.В третьем такте выполняются следующие преобразования.На регистр 3 второго блока записывается код второго сомножителя, а код первого сомножителя с регистра 3 переписывается на регистр 5 третьего блока, В триггер 12 записывается вторая младшая, цифра первого сомножителя, На регистр 4 второго блока записываются старшие п разрядов первого частичного произведения, т. е. практически реализуется сдвиг частичного произведения вправо на один разряд, а выдвинутый младший разряд данного частичного произведения записывается в управляющий триггер 10 первого блока, Так как код данного разряда произведения является окончательным, то он может быть сразу использован для умножения искомого произведения двух первых сомножителей на следующий третий сомножитель последовательности. Поэтому в рассматриваемом такте на регистр 1 первого блока принимается новый, третий сомножитель. На основе содержимого триггера 10 и кода в регистре 1 на выходе схемы 7 появится первое частичное произведение от умножения трех сомножителей, причем младший разряд этого произведения 5 10 15 20 25 30 35 40 45 50 55 можно использовать на следующем такте дляумножения на следующий сомножитель последовательности чисел, и так далее.На основе кода, записанного в триггере 12,и кодов, записанных в регистрах 3 и 4, на выходах комбинационной схемы 8 появится второе частичное произведение, причем младшийразряд данного частичного произведения является окончательным и определяет вторуюцифру произведения двух первых сомножителей, код которого запишется в триггер 12 ибудет использован на следующем такте дляумножения иа третий сомножитель и т. д.Если необходимо перемножить 1 чисел, тодля этой цели необходимо использовать(1+р - 1) уровней (где р - величина, зависящая от точности представления результата).Если, например, необходимо получить йп-разрядное произведение, то р должно быть равно(/г+1),Точность представления определяется состоянием триггеров 11, 13, 15, которые устанавливаются извне через вход 23. Если, например,в триггеры 11, 13, 15 записан код 1, то состояние триггеров 10, 12, 14 переписываются через схемы И 16, 17 и 18 в старшие разрядырегистров 4, 6 и т, д.Как отмечалось ранее, коды этих регистровсдвигаются на каждом такте на один разрядвправо и, таким образом, к моменту окончания умножения оказываются на требуемой позиции.Таким образом, для получения йп-разряднойточности произведения необходимо иметь й регистров 2, 4, 6, т. е. для формирования результата необходимо использовать й блоков. Этоозначает, что после приема последнего 1-го сомножителя, в каждом (1+я)-м такте (где з==1, 2, , й - 1) в триггер 11 следует записывать 1.Полное произведение последовательности из1 чисел формируется за 1+(Й - 1)п тактов(где п - разрядность чисел),В (1+1)-м такте можно принимать новуюпоследовательность чисел для перемножения.Следовательно, основное преимущество конвейерного принципа обработки информации,заключающееся в эффективном использованииаппаратуры многорегистровых устройств, вданном случае сохраняется.С помощью предлагаемого устройства наряду с умножением последовательности чиселвозможно выполнение суммирования лоследовательности чисел, сдвига чисел, а также вычисление полинома типа Р(хь хг, , х) ==ах+а,х" - ах+ао и некоторыедругие операции. Предмет изобретенияУстройство для одновременного выполнения арифметических операций над множеством чисел, выполненное из однотипных блоков, причем каждый -й блок содержит первый и второй регистры, выходы которых соединены с479111 тавитель В. Игнатущенко Техред М, Семенов Редактор Е. Заказ 2349/1 ектор Е, Хмелева ова открытийнаб., д, 4/5 Тираж 679 ПодписноеИПИ Г а Совета Министров СССР Изд.1650осударственного,комитет по делам изобретенийМосква, Ж, Раушска пр. Сапунова,погр входами схемы формирования (и+1) старших разрядов частичного результата, шину тактовых импульсов, соединенную с входами обоих регистров, выход первого регистра -го блока соединен с входами первого регистра (+1)-го блока, выходы и старших разрядов схемы формирования (и+1) старших разрядов частичного результата -го блока соединены с входами второго регистра (г+1)-го блока, отличающееся тем, что, с целью ловышения быстродействия и упрощения устройства, каждый -й блок содержит первый и второй триггеры и схему И, выход, первого триггера соединен с управляющим входом схемы формирования (а+1) старших разрядов частичного результата, выход младшего разряда 5 которой соединен с входом первого триггера,выходы обоих триггеров соединены с входами схемы И, а входы, этих триггеров соединены с шиной тактовых импульсов, выход схемы И соединен с входом старшего разряда вто рого регистра (г+1)-го блока, выход второготриггера -го блока соединен с входом второго три ггер а (+1) -го блока.