Двухтактный счетный триггер

О П И С А Н И Е 111) 47492ИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Советских Сациалистичвских Республик1) Зависимое от авт; свидетельства 151) М. Кл. Н 031 с 3(2Н 031 21 22) Заявлено 04.01.73 (21) 1869654/26-2 исоединением заявки ЛЪ 32) ПриоритетОпубликовано 25.06,75. Бю Дата опубликования описа осударственнын комите овета Министров СССР УДК 621,377,3(088.8) ллетень Мд 23 по лолам изобрете и открытий 0.11.75 2) Авторы изобретен мин, В, М. Миролюбский1) Заявител УХТАКТНЫЙ СЧЕТНЫЙ ТРИГГЕР тор 7,Триггер работаеПри отсутствиии вторые ячейки 1ходные ячейки Ипоступающим с вслучае состояниетриггера памяти т следующим образ тактовых импульсов - НЕ 3 и 4 закрыть - НЕ 5 открыты си кода инвертора 7, буферного триггерапереписываются ца и. первыеа выналом, В этом 2 цлц ВыхОДИзобретение от 1нике.Известен двухтактцый триггер, содержащий триггер памяти с раздельными входами, буферный триггер с раздельными входами и 5 ячейки И - НЕ, выходы первых двух из которых подсоединены к единичному и нулевому входам триггера памяти соответственно, а первые входы этих ячеек И - НЕ объединены и подключены к второй шине тактовых им пульсов, а выходы триггера памяти подключены через вторые ячейки И - НЕ к единичному и нулевому входам буферного триггера соответственно, подключенного своими выходами к вторым входам первых ячеек И - НЕ 1 соответственно, причем вторые входы вторых ячеек И - НЕ соединены с первой шиной тактовых импульсов.Целью изобретения является повышение помехозащищенцости, 20Для этого в триггер введены выходной триггер с раздельными входами, выходные ячейки И - НЕ и инвертор, выход которого подсоединен к объединенным первым входам выходных ячеек И - НЕ, а вход - к первой шине 25 тактоВых импульсоВ, причем Выходы Выходных ячеек И - НЕ подключены к единичному и нулевому входам выходного триггера соответственно, а вторые входы выходных ячеек И - НЕ соединены с единичным и нулевым вы- з кодами буферного триггера, выходы выходных ячеек И - НЕ подключены к объединенным третьим и четвертым входам вторых ячеек И - НЕ соответственно.Изобретение пояснено чертежами.На фиг. 1 приведена структурная электрическая схема двухтактного счетного триггера, срабатывающего по заднему фронту первых тактовых импульсов; на фиг. 2 - временные диаграммы триггера; на фиг, 3 - структурная схема двухтактного счетного триггера, срабатывающего по заднему фронту вторых тактовьк импульсов; на фиг. 4 - временные диаграммы двухтактного триггера, срабатывающего по заднему фронту вторы.; тактовых импульсов.Двухтактный счетный триггер содержит триггеры памяти 1 с раздельными входами, буферный триггер 2 с раздельными входами, первые ячейки И - НЕ 3, вторые ячейки И - НЕ 4, выходные ячейки И - НЕ 5, выходной триггер 6 с раздельными входамц ц цнверцой триггер 6 с раздельными входами. Перезапись информации ца триггеры в лаццом случае и в дальнейшем производится низким уровнем сигнала. В случае необходимости срабатывания по заднему фронту первого гактового импульса 1 Т (см, фиг. 1) передний фронт этого импульса через инвертор 7 низким уровнем поступает на первые входы выходных ячеек И - НЕ 5, отключая буферный триггер 2 от выходного триггера 6. После появления на выходах выходных ячеек И - НЕ 5 высоких уровней, т, е. после полного отключсция входов выходного триггера 6 от выходов буферного триггера 2, разрешается прохожлецие сигналов с триггера памяти 1 ца оуферцый триггер 2.В это время выходной триггер 6 отключен от оуферного триггера 2 и сохрацяет предыдущую информацшо. После окончания первого тактового импульса инвертор 7 вырабатывает высокий уровень, который разрешает прохождение информации через выходные ячейки И - НЕ 5 ца выходной триггер. Вторые ячейки И - НЕ 4 после окончания первого тактового импульса 1 Т закрываются, отключая триггер памяти 1 от входов буферного триггера 2. Второй тактовый импульс 2 Т, поступая на входы первых ячеек И - НЕ 3, переписывает передним фронтом состояния с выходов буферного триггера 2 ца триггер памяти 1. Далее цикл работы повторяется.При срабатывании по заднему фронту второго тактового импульса 2 Т (см. фиг. 3) триггер работает аналогичным образом.Отличие состоит лишь в том, что запрещение ц разрешение перезаписи информации на о 15 20 25 зо 35 выходной триггер 6 осуществляется с триггера памяти 1 импульсами, поступающими по шине вторых тактовых импульсов 2 Т. Предмет изобретения Двухтактный счетный триггер, содержащий триггер с раздельными входами, буферный триггер с раздельными входами и ячейки И - НЕ, выходы первых двух из которых полсоединены к единичному и нулевом входам триггера памяти соответственно, а первые входы этих ячеек И - НЕ объелицецы и подключены к второй шине тактовых импульсов, а выходы триггера памяти через вторые ячейки И - НЕ подключены к единичному ц нулевому входам буферного триггера соответственно, подключенного своими выходами к вторым входам первых ячеек И - НЕ соответственно, причем вторые входы вторых ячеек И - НЕ соединены с первой ццшой тактовых импульсов, отл и ч а ю щи йс я тем, что, с целью повышения помехозащищеццостц, в него введены выходной триггер с раздельными вхоламц, выходные ячейки И - НЕ и ицвертор, выхол которого подсоединен к объединенным первым входам выходных ячеек И - НЕ, а вхол - к первой шине тактовых импульсов, причем выходы выходных ячеек И - НЕ подключены к единичному и нулевому входам выходного триггера соответственно, а вторые входы выходных ячеек И - НЕ соединены с единичным и нулевым выходами буферного триггера, выходы выходных ячеек И - НЕ подключены к объединенным третьим и четвертым входам вторых ячеек И - НЕ соответственно,