Устройство для цифрового измерения и контроля нестабильности серии периодов следования импульсов

О П И С А Н И Е (1 и 473961ИЗОБРЕТЕН ИЯ Союз Советских Социалистических Республик(51) М,22) Заявлено 18.12,72 1 г 23/10 заявки с присоединение осударстеенныи комитетСоната Министров СССРаа делам изобретенийи открытий 32) Приоритет юччетень Ъо 2 3) УДК 621.317.761(088,8) публиковано 14.06,75. исания 29,12.75 Дата опубликования о 72) Авторы изобретен жной и А. Е, Богатых В. Г. Б 1) Заявитель(54) УСТРОЙСТВО ДЛЯ ЦИФРОВОГО ИЗМЕРЕНИЯ И КОНТРОЛЯ НЕСТАБИЛЬНОСТИ СЕРтЛИ ПЕРИОДОВСЛЕДОВАНИЯ ИМПУЛЬСОВ Изобретение относится к области электро- измерительной техники и может быть исполь. зовано для сокращения времени измерения нестабильности периода следования импульсов.Известное устройство для цифрового измерения и контроля нестабильности серии пе. риодов следования иппульсов, содержащее блок подсчета импульсов эталонной частоты за промежуток времени, кратный, период измеряемой частоты, в котором выход ключа управления через делитель частоты следования импульсов и схему ИЛИ связан с вторым входом управляющего триггера, первым входом подключенного к входу делителя, выходомк первому входу схемы И, второй вход которой соединен с источником импульсов эталонной частоты, выход - со счетным входом счетчика импульсов и первыми входами первой и вто 1 рой схем И блока контроля нестабильности, в котором выходы коммутирующего триггера через первую и вторую схемы И связаны с суммирующим и вычитающим входами реверсивного счетчика, выходами подключенного через коммутатор двусторонних допусков к его выходам, а логическая схема оценки отклонения периода за максимальный и минимальный допуски включает первый и второй триггеры и схему И, и блок индикации, входы которого связаны с выходами блоков подсчета и контроля нестабильности.Предлагаемое устройство отличается отизвестных тем, что в нем блок контроля нестабильности снабжен дополнительными схемой И и делителем частоты следования импульсов, выход которого соединен с единичным входом второго триггера логической схемы оценки отклонения, вход - с выходом 10 дополнительной схемы И, первым входомподключенной к выходу сигнала реверса коммутирующего триггера, вторым - к первому выходу коммутатора допусков, второй выход которого соединен с единичным входом пер вого триггера логической схемы оценки от.клонения, причем счетный вход коммутирующего триггера связан с входом делителя частоты блока подсчета,Такое выполнение устройства позволяет 2 о сократить время измерения нестабильностипериода следования импульсов.На чертеже приведена блок-схема предлагаемого устройства.Устройство состоит из блока подсчета им пульсов эталонной частоты, образованногоключом 1 управления, делителем 2 частоты следования импульсов, схемой ИЛИ 3, управляющим триггером 4, схемой И 5, счетчиком 6 импульсов, блока 7 индикации; блозо ка контроля нестабильности, образованного3коммутирующим триггером 8, первой и второй схемами И 9 и 10, реверсивным счетчиком 11, коммутатором 12 двусторонних допусков, дополнительной схемой И 13, делителем 14 частоты следования импульсов и логической схемой оценки отклонения ,периода за максимальный и ,минимальный допуски, включающей первый и второй триггеры 15 и 16 и схему И 17; и источника 18 импульсов эталонной частоты.Устройство работает следующим образом.До начала измерений по цепи Ввод допусков подается сигнал на коммутатор 12, по которому определенные выходы реверсивного счетчика 11 подключаются к первому и второму выходам коммутатора 12. Затем сбрасываются на нуль делитель 2, счетчик 6, делитель 14, устанавливаются в исходное положение триггеры 4, 8, 15, 16 и счетчик 11, выключается ключ 1.В исходном положении в счетчик 11 записано начальное число Уо.После пуска первый импульс измеряемой частоты поступает через ключ 1 на делитель 2 и триггеры 4 и 8.Выходной потенциал триггера 4 открывает схему И 5, через которую на вход счетчика 6 начинают поступать импульсы эталонной частоты источника 18, Выходной потенциал триггера 8 открывает схему И 9, через которую на суммирующий вход счетчика 11 начинают поступать импульсы источника 18.Вторым импульсом измеряемой частоты триггер 8 перебрасывается, открывается схема И 10, и импульсы эталонной частоты начинают поступать на вычитающий вход счетчика 11.Одновременно открывается схема И 13, через которую сигнал, возникающий в момент, когда число в счетчике 11 становится равным У проходит на вход делителя 14.Третий импульс измеряемой частоты вновь перебрасывает триггер 8, и циклы суммирования-вычитания повторяются.Если интервалы между импульсами измеряемой частоты одинаковы, то в каждом цикле к числу Л, добавляется, а затем вычитается одно и то же число.Если коэффициент деления делителя 2 равен К, то через К импульсов измеряемой частоты на выоде делителя 2 появляется сигнал. Пройдя через схему ИЛИ 3, он перебрасывает триггер 4, поступление импульсов эталонной частоты на счетчики 6 и 11 прекращается и число из счетчика 6 передается в блок 7 индикации.Перед появлением сигнала на выходе делителя 2 сигналом с выхода делителя 14 перебрасывается триггер 16. Схема И 17, па входы которой поданы сигналы с триггеров 15 и 16, открывается, и на блок 7 проходит сигнал Норма.473961 Если интервалы между импульсами изме. ряемой частоты увеличиваются, то в течение интервала контроля. остаточное число уменьшается до величины Л, срабатывает триггер 15, и сигнал о выходе периода за максимальный допуск поступает на блок 7.Если временные интервалы между импульсами измеряемой частоты уменьшаются, то остаточное числопревышает величину У,сС этого момента сигналы на втором выходе коммутатора 12 не появляются, триггер 16 не перебрасывается и сигнал о выходе периода за минимальный допуск поступает на блок 7,5 1 О 15 Предмет изобретения 20 Устройство для цифрового измерения иконтроля нестабильности серии периодов следования импульсов, содержащее блок подсчета импульсов эталонной частоты за промежуток времени, кратный периоду измеряемой ча стоты, в котором выход ключа управления через делитель частоты следования импульсов и схему ИЛИ связан с вторым входом управляющего триггера, первым входом подключенного к входу делителя, выходом - к зо первому входу схемы И, второй вход кото.рой соединен с источником импульсов эталонной частоты, выход - со счетным входом счетчика импульсов и первыми входами первой и второй схем И блока контроля неста 35 бильности, в котором выходы коммутирующего триггера через первую и вторую схемы И связанны с суммирующим и вычитающим входами реверсивного счетчика, выходами подключенного через коммутатор двусто 4 о ронних допусков к его выходам, а логическаясхема оценки отклонения периода за максимальный и минимальный допуски включает первый и второй триггеры и схему И, и блок индикации, входы которого связаны с 45 выходами блоков подсчета и контроля нестабильности, отличающееся тем, что, с целью сокращения времени контроля нестабильности, в нем блок контроля нестабильности снабжен дополнительными схемой И и де О лителем частоты следования импульсов, выход которого соединен с единичным входом второго триггера логической схемы оценки отклонения, вход - с выходом дополнительной схемы И, первым входом подключенной к 55 выходу сигнала реверса коммутирующеготриггера, вторым - к первому выходу коммутатора допусков, второй выход которого соединен с единичным входом первого триггера логической схемы оценки отклонения, причем 60 счетный вход коммутирующего триггера связан с входом делителя частоты блока подсчета.оставитель В, Лившицехред 3. Тараненко едактор бина мелев оррек аказ 550 ЦНИ о комите бретений, Раушска ОТ, Загорский филиа Изд.1499 И Государственно по делам изо Москва, ЖТираж 902 Подписно а Совета Министров СССР открытий я наб., д. 4/5