Устройство синхронизации

п 11 471581 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Сава Советских Социалистическихс присоединением зая23) Приоритетпубликовано 25,05.75. Бю 1 осударственныв иомите Совета Министров СССР елам изобретений и отврытий летень1 53) УДК 681,326(088.8 а опубликования описания 27.08.75(54) ОЙСТВО СИНХРОНИЗАЦИ Изобретение от технике, в частност зации, обеспечиваю тельность микроопе Известно устройс жащее регистры н фаз синхронизации зации. Цель изобретени вания устройства п дания.осится к в к устройсщим заданн аций. во синхро ВУ-тригги шины фаз ычислительно твам синхрони ую последова низации, содер ерах по числу овой синхрони сокращение оборудоаботе в режиме ожиДостигается это тем, что устроиство содержит схемы коммутации и схему ИЛИ, выход которой соединен со входами Р-триггеров первого регистра, входы У-триггеров второго регистра соединены с входами устройства, входы схемы ИЛИ соединены с выходами триггеров второго регистра, входы С-триггеров первого и второго регистров соединены с шинами второй и первой фазы синхронизации соответственно, входы й-триггеров соединены с выходами схем коммутации, первые группы входов которых соединены с группами входов устройства, вторые группы входов схем коммутации одного регистра соединены с выходами триггеров другого регистра. На чертеже приведена схема устройства синхронизации,Устрогеры 1 иство синхронизации содержит тригпервого регистра, триггеры 2 второго регистра, схемы коммутации 3, схему ИЛИ 4,первые группы входов 5, вторые группы входов 6, входную шину 7, выходные шины 8 - 10триггеров 1, выходные шины 11 - 13 триггеров5 2, шины первой фазы синхронизации 14 и шины второй фазы синхронизации 15.Устройство синхронизации работает следующим образом,Триггеры 1 первого регистра предназначе 10 ны для запоминания состояния устройствасинхронизации в нечетные такты его работы;триггеры 2 второго регистра - для запоминания состояния устройства синхронизации вчетные такты его работы.15 Схемы коммутации 3 предназначены длявыработки сигналов, определяющих следующее состояние устройства синхронизации, Схема ИЛИ 4 предназначена для выработки сигнала, запрещающего изменения состояния20 первого регистра, когда необходимо обеспечить режим ожидания.Выбранное число триггеров (по три в каждом регистре), обеспечивающее шестнадцатьразличных состояний устройства синхрониза 25 ции и соответственно столько же различныхсигналов на его выходе, является достаточнымдля описания принципа построения устройствасинхронизации, но пе ограничивает возможности его построения с любым числом состоя 30 ний, т, е. с любым числом триггеров в каж 471581дом регистре. Соответственно с изменением числа триггеров будет меняться и число схем коммутации 3, и число входов в первой и второй группах входов этих схем коммутации.Число входов во второй группе 6 входов каждой схемы коммутации 3 может быть любым, например и, тогда число входов в первой группе входов 5 у данной схемы коммутации 3 будет 2". Окончательная конфигурация устройства синхронизации определяется при конкретном задании, причем режимы ожидания можно реализовать как на первом, так и на втором регистрах, Если режим ожидания реализуется и на втором регистре, то в устройство нужно ввести вторую схему ИЛИ и выход ее подключить к входной шине 7. Благодаря описанным связям осуществляется такой принцип работы устройства, что код, например, на выходных шинах 11 - :13 триггеров 2 второго регистра, характеризующий состояние устройства синхронизации в данный момент времени, подается одновременно на вторую группу входов 6 всех схем коммутации 3 первого регистра. При этом, сигналы на входах второй группы входов 6 схем коммутации 3 в зависимости от подаваемого на них кода пропускают на выход каждой схемы код одного из логических условий, подаваемых на первую группу входов 5.На выходах схем коммутации 3 первого регистра в соответствии с логическими условиями вырабатывается код следующего состояния устройства синхронизации, который запоминается в первом регистре в момент прихода сигнала синхронизации по шине 15. В свою очередь код с выходных шин 8 - :10 триггеров 1 первого регистра одновременно подается на вторую группу входов 6 всех схем коммутации 3 второго регистра. На выходах этих схем коммутации в соответствии с сигналами на входах первой группы входов 5 вырабатывается код следующего состояния устройства, который запоминается во втором регистре в момент прихода сигнала синхронизации по шине 14. Если же на первую группу входов 5 схем коммутации 3 второго регистра не поступили логические условия, которые определяют следующее состояние устройства синхронизации, то на выходах этих схем коммутации 3 вырабатываются нулевые сигналы, которые в момент поступления сигнала по шине 14 записывают в триггеры 2 второго регистра нули. Полностью нулевой код на выходах 11 - :13 второго регистра является нерабочим для этого регистра и используется для выработки схемой ИЛИ 4 сигнала, запрещающего изменение состояния первого регистра, Таким образом код, установленный в момент поступления сигнала по шине 15 в первом регистре, будет храниться сколько угодно до 10 тех пор, пока не поступят на первую группу 5входов схем коммутации 3 второго регистра логические условия, необходимые для перевода устройства синхронизации в следующее состояние. Любой ненулевой код на выходах 15 11 в : 13 второго регистра, поступая на схемуИЛИ 4, вырабатывает сигнал, разрешающий изменение состояния первого регистра.Такой способ организации режима ожидания требует всего лишь одного нерабочего со стояния устройства синхронизации для реализации любого числа состояний, в которых необходим режим ожиданий.Описанная структура и принцип действияустройства синхронизации позволяют кодиро вать состояние устройства любым типом кода:неизбыточным, кодом с постоянными весами, составным кодом и т. д а также позволяет уменьшить аппаратурные затраты на построение устройства синхронизации.30Предмет изобретенияУстройство синхронизации, содержащее регистры на Й-триггерах по числу фаз синхронизации и шины фазовой синхронизации, от личающееся тем, что, с целью сокращения оборудования устройства при работе в режиме ожидания, оно содержит схемы коммутации и схему ИЛИ, выход которой соединен с входами 11-триггеров первого регистра, 40 входы Ь-триггеров второго регистра соединены с входами устройства, входы схемы ИЛИ соединены с выходами триггеров второго регистра, входы С-триггеров первого и второго регистров соединены с шинами второй и пер вой фазы синхронизации соответственно, входы В-триггеров соединены с выходами схем коммутации, первые группы входов которых соединены с группами входов устройства, а вторые группы входов схем коммутации одно го регистра соединены с выходами триггеровдругого регистр а.471581 ц Е 7 1 ф б 11%315 Составитель ф. Шагиахметов Техред М. Семенов Корректор Н. Лебедева Редактор Е, Гончар Типография, пр, Сапунова, 2 Заказ 2324/12 Изд.737 Тираж 679 Подписное ЦНИИПИ Госчдарственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д, 4/5