Анализатор спектра по функциям хаара
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
дит к тому, гго в этот момент времени в нескольких реверсивных счетчиках будут сформированы значения спектральных составляющих, которые необходимо сразу же вывести из реверсивных счегчикоп, так как поступающие с входного преобразовагсля плпульсы могут изменить содержимое любого реверсивного счетчика. В данном устройстве вычисление в реверсивных счетчиках значения спектральных составляющих переносятся в регистры блока памяти 7, из которых они выводятся поочередно, но со значительно меньшей скоростью. Необходимо только, чтобы считывание из каждого регистра памяти производилось раньше, чем в него будет занесен очередной результат вычислений. Разновременность считывания значений спектральных составляющих из различных регистров памяти позволяет использовать один регистрирующий блок 9, входы которого связаны с выходами регистров памяти блока 7 с помощью ключей б и схем сборки 8, а соответствующий выбор моментов считывания из регистров памяти позволяет снизить скорость выдачи спектральных составляющих на регистрирующее устройство. Для каждого реверсивного счетчика блока 4 время суммирования, так же как и время вычитания, равно половине длительности функции Хаара, для которой в этом реверсивном счетчике определяется значение спектральной составляющей, Результат суммирования и вычитания импульсов с точностью до постоянного множителя совпадает с измеряемым значением спектральной составляющей. Сразу же по окончании вычисления значения спектральной составляющей импульсом из блока управления открываются ключи 5 и результат из реверсивного счетчика 4 переносится в регистр памяти блока .7. Затем реверсивный счетчик сбрасывается в исходное состояние и снова начинается суммирование импульсов, т. е. начинается определение значения спектральной составляющей для следующей функции Хаара этой же группы.,По истечении необходимого времени на ключи 6 из блока управления 1 поступает импульс, открывающий их, и результат, хранившийся в олоке памяти 7, выдается на схемы сборки 8, с выхода которых поступает на регистрирующий блок 9. В различных регистрах блока памяти 7 время хранения результатов вычислений различно. Соответствующим выбором этих времен добиваются того, что на выходах схем сборки 8 значения спектральных составляющих появляются через максимально возможный интервал времени,15Предмет изобретенияАнализатор спектра по функциям Хаара, содержащий блок управления, выход которого 20 соединен с группой входов блока реверсивныхсчетчиков и блока делителей частоты, о т л ич а ю щ и й с я тем, что, с целью расширения класса решаемых задач, он снабжен блоком памяти, схемой сборки, группой ключей, бло ком регистрации и входным преобразователем, первый вход которого соединен с входом устройства, второй вход - с выходом блока управления, а выход - с входом блока делителей частоты и входом блока реверсив пых счетчиков, выходы которого соединены спервыми входами первой группы ключей, выходы последних соединены с первыми входами блока памяти, выходы которого соединены с первыми входами второй группы ключей, вы ходы которых соединены с входами соответствующих схем сборки, выходы схем сборки соединены с входами блока регистрации, причем вторые входы первой и второй групп ключей, входы блока реверсивных счетчиков и блока 40 памяти подсоединены к соответствующим выходам б тока управления,1 освтель В. Герасименко Редак Гонч ррсктор В. Брыкснна Тираж 624овета Мстровоткрытийаб., д. 4,5 ипография, пр. Сапунова,Заказ 111/1 бЦНИИПИ кред Т. Миронов Изд. М 220 стдарственного комтета по делам изобреаенй и Чосква, Ж, Рвунская
СмотретьЗаявка
1846824, 27.10.1972
ТАГАНРОГСКИЙ РАДИОТЕХНИЧЕСКИЙ ИНСТИТУТ
МАЛЯВИН ГЕННАДИЙ ИВАНОВИЧ, ЦВЕТКОВ ФЕДОР АЛЕКСЕЕВИЧ, ЧЕРНЫШЕВ ВАЛЕРИЙ МИХАЙЛОВИЧ, РЫЖОВ ВЛАДИМИР ПЕТРОВИЧ
МПК / Метки
МПК: G01R 23/16, G06F 17/14
Метки: анализатор, спектра, функциям, хаара
Опубликовано: 25.12.1974
Код ссылки
<a href="https://patents.su/3-454559-analizator-spektra-po-funkciyam-khaara.html" target="_blank" rel="follow" title="База патентов СССР">Анализатор спектра по функциям хаара</a>
Устройство для коммутации раз-рядных tokob b блоках памяти
Номер патента: 809349
Опубликовано: 28.02.1981
МПК: G11C 11/4063
Метки: tokob, блоках, коммутации, памяти, раз-рядных
...например, выполненных в видедиодов, генератор 7 импульсов токаи компенсатор 8.Выходы формирователей тока 1 подключены ко входу компенсатора 8 и через разделительные элементы первойгруппы 5 соединены с выходами устройства, которые через разделительные элементы второй группы б подклю чены к одним из входов трансформатора 2, другой вход которого соединен с выходом компенсатора 8 и выходом генератора 7, соединенного сшиной 4.Выходы и входы устройства подключены к соответствующим разрядным обмоткам 9 и резисторам 10 блока памяти.Компенсатор 8 содержит диоды 11и 12 и параллельно соединенные резистор 13 и конденсатор 14, причемодни электроды диодов 11 и 12 подключены ко входам компенсатора 8,другие - к одному из выводов резис.тора 13,...
Устройство для адресации по содержанию блока памяти
Номер патента: 1322292
Опубликовано: 07.07.1987
Авторы: Кулик, Лысков, Питерский, Рахов
МПК: G06F 12/00, G11C 15/00
Метки: адресации, блока, памяти, содержанию
..."1" указывает на позицию последней буквы слова-ключа в списке слов, расположенных вдоль горизонтальной стороны матрицы (в данном примере получена 19 позиция). Однозначность этого указания позволяет полученный вектор превратить в удобное двоичное число или применить непосредственно для реализации известными механизмами вы борки при обращении к блоку памяти, Если полученный вектор пуст, заданное слово-ключ в списке ключей отсутствует, если в полученном векторе содержится более, чем одна "1", столько же слов-ключей содержится в списке (вектор укажет позиции их всех),Не описывая известные процедуры занесения информации в блок памяти, рассматривают работу устройства в режиме "Запись" (режим подготовки логических векторов), От внешнего...
Стандартизируемый блок памяти с n состояниями и полным автоматным графом
Номер патента: 1358087
Опубликовано: 07.12.1987
Авторы: Гюнтер, Лотар, Петер, Райнер, Хайнц
МПК: G11C 11/00, H03K 19/00
Метки: автоматным, блок, графом, памяти, полным, состояниями, стандартизируемый
...до проблемы разработки комбинаторных схем. Используемый принцип блокировки позволяет одновременно выполнять несколько условий передачи, что существенно упрощает решение задачи проектирования.Изменение нулевой занятости вхо-. дов блока памяти в такую занятость, при котором по крайней мере один55 вход загружен единицЕй ненулеваязанятость вызывает запись в память актуальной занятости и сброс занятости, записанной перед этим в память,а также нулевую занятость выходов блока памяти. Изменение ненулевой занятости входов в нулевую приводит к выводу на выходы записанной в памяти занятости, Благодаря обратной связи выходов блока памяти с входами через элементы И нулевая занятость выходов памяти, обусловленная ненулевой занятостью входов памяти,...
Устройство для адресации блоков памяти
Номер патента: 1499354
Опубликовано: 07.08.1989
Автор: Мазуров
МПК: G06F 12/00
Метки: адресации, блоков, памяти
...управления основной памятью .Целью:изобретения является повы 5 шение быстродействия и расширение функциональных возможностей за счет использования сигнализации при обращении к отключенным блокам памяти.На фиг. 1 показана функциональная схема устройства, на фиг . 2 - схема реализации преобразователя математического адреса в условный (дляп 3); на фиг. 3 - таблица, поясняющая его работу. После упрощения выражения прини%ших номеров и непрерывно изменяется от первого до и-го номера блоков,Для примера рассмотрено три блока памяти. Их математические номера 12 и 3. В двоичном коде это 01, 10, 11, Если один из блоков отключен (не имеет значения какой), то математический адрес может быть 1(01), 2(10), При.этом, если осуществляется обращение к...
Устройство для контроля блоков памяти
Номер патента: 1674270
Опубликовано: 30.08.1991
Автор: Флейш
МПК: G11C 29/00
...адреса блока 9 снимается сигнал разрешения рабаты счетчика 31 и устройство переходит к выполнению следующей микрокол анды, Запись тестов в проверяемый блок памяти также осуществляется под управлением ОЗУ 32 и 33 микрокоманд.Б этом режиме генераторы 2 и 3 импульсов и формирователь 4 управляющих сигналов через мультиплексор 5 обеспечивают запись тсстовых кодов и временную диаграмму работы основного информационного поля 19 проверяемого блока в соответствии с микрокамандами, хранимыми в ОЗУ 32 и 33, При записи кодов в проверяемый блок памяти информация, считываемая из запоминающего блока 9, через элементы ИЛИ 10 управляет коммутацией мультиплексора 5.При нулевой информации на выходе блока 9 тестовые коды проходят через мультиплексор 5 для...
Предыдущий патент: Устройство для интегрирования произведения двух случайных сигналов
Следующий патент: Цифровой анализатор функций распределения временных интервалов
Случайный патент: Опорное устройство газотурбинного двигателя