453697

ОП ИСАНИЕИЗОБРЕТЕН ИЯк ьв)овсюмю свидв)впьс)в) 453697 Союз Советских Социалистических Республик1) Зав ствд -ете: имое от ав в Кг. 6 061 15/3 2) 3;явлеио 09,01.7 7 7(18-2 21) зая с ирисоедицециех осударстеенный комитетСовета Министров СССРоо делам изобретенийн открытий.1д (имо,)иков)ип)я п)сд 72) Автор изобрс сии В, Феди 71) Заяв)п 5ЦИФРОВОЕ УСТРОЙСТВОВИДА Л- -Изобретение относится к области вычислительцой тсхцики и может с)ыть исиользоваио В аппаратуре привязки при гофизических ис- следования., и рддиолокяциоигой динартуре.Известно устройство для извлечсиия квяд)атиого корня, содержащее су)мтор, рсвсрсивиый счетчик, схему срави иия, дсиифрс)- тор, триггер зиякд, схемы 11, 1 ЛИ и олс)к управлепи.Недостаток это)о устройств состоит в том,что точность вычислсиия це ирсвышаст сдииицы мляди)сГО разрядя, а ЦОвыив.иис тОчнО- сти связяио с усложис)шем схемы.Целью изобретенья является создание цифрового устройства для рсшеция урдвцсция2 = Х+ )2, реализующего метод возвсдсция чисел в квадрат и извлечения квадратного корня, осцоваццый ца решении исравсиств, позволяющего повысить точность, быстродейстВие и расиИрить фу)кциоия;)ыис Возмо)кности известных устройств;С этой целью входные шипы кодов соедицсцы с разрядными входами схемы срявисция и первыми входами соответствующих групп схем И, выходы схемы сравнения подключс цы к входам дешифратора, один выход которого подключен к вторым входам первой группы схем И, а другой - к вторым входам второй группы схем И; выходы первой группы схем И сосдииецы с первыми вхо Я РГШ 1.НИЙ УРАВНЕН+ Гдами схем 11 ЛИ, выходы второй группы схем 1 сосдисиы с вторыми входами схем ИЛИ, выходы которых иодключсиы к разрядцым входам рсвсрсчвиого счетчика и к первым входам сумматора; сдицичцые разрядиые выходы рсвсрсивюго счетчика подключеиы и вторым вход сумматора, к первой г р у п и с в х О,В О л О и в х и р д В; с и и Я и к В ы х 0 дцым шинам устройств, иулсвьс разрядные выходы рсвсрсивк)го счетчика иодключецы к второй груипс входов блока управлеция, выходы сумматора сосдиисиы с третьей группой входов блока управлсция, первый выход блока управления соедицсц со счстцым входом реверсивного счетчика, второй и третий выходы блока уиравлсция соедииецы соответствецио с первым управляющим входом л мматора и входо) триггер зидд, сдииичцьй выход которого соединен с ) иравляющим входом реверсивцого счетчика, я пулевой выход - с вторым управляющим Входом сумматора, управляющим входом дешифратор и одним входом олока уиравлсиия, другой вход которого подключен к входиой шицс тактовых импульсов.На фиг.представлена блок-схема предлагаемого устройства, где 1, 2 - входцые ицшы кодов Х и ); 3 - схема сравнения; 4 - дешифратор; 5 - узел обьсдицеиия; 6 - схемы И; 7 - схемы И,)И; 8 - реверсивцый/г ЗО счетчик; 9 - сумматор; 1 О - схема И; 11 - входная шина тактовых импульсов; 12 блок управления; 13 схема И; 14 - тр цггср управления; 15 -- триггер знака; 16 - схема сравнения; 17 - - выходная шина устройства.Устройство реализует ялго 1 тнтм рецсшгя уравнения, Осцоваццыц ца решении двух цс ЯВецстВ; Х - 1 лХ+У 2(х - г) - 1 - 2(У+) 0 при Х У;==1 1: -где п - первый порядковый номер, прц котором этц неравенства выполняются.Принцип действия устройства заклгочаются в следующем.В исходном положении реверсивцый счетчик 8 и сумматор 9 находятся в нулевом состоянии и схема И 1 О совместно со схемой И 13 запрсщают поступление тактовых импульсов по входу 11. После поступления на входные шины 1, 2 кодов Х, У происходит их сравнение и выбор меньшего кода схемой сравнения 3 и дешифратором 4, а также параллельная запись меньшего кода в счетчик и по первому входу - в сумматор. На выходе схемы И 10 появляется сигнал, разрешагощий прохождение тактовых ц:пульсов 111 вход триггера управления 14, который цоо цредно управляет вышггаьигсм в счетчике и сложением кодов счетчика в сумматоре по второму входу, Происходит процесс возведения в квадрат меньшего числа согласно выра- жению Х - 1Х =Х 2(Х- 1Знаки счстчика и сумматора задаст триггер знака 15, Умножение на два выражения, стоящего в скобках, в кагкдом такте осуществляется за счет того, что код со счетчика подастся на второй вход сумматора смещенным ця один разряд влево, пя младцшй гкс разряд сумматора по второму Входу подался лог:11 сский ноль.После окончания процесса вычитания счетчик возвратится в нулевое состояние, а в сумматоре бдет зафиксирОВян код квядэата числа. Нулевое состояние счетчика зафиксирует схема И 10, сигнал с выхода которой запретит поступление тактовых импульсов и перебросит триггер знака, который с этого момента переводит счетчик па сложение, а сумматор - на вычитание, одновременно разрешает запись в счетчик большего кода, его вычитание из содержимого сумматора, а также сравнение кодов счетчика и сумматора в каждом такте, После записи большего кода в счетчик запрет на поступление тактовых импульсов снимается и происходит вычитание из содержимого сумматора величин; 2(У-1), 2(У+2), 2(У+) до получения первого отрицательного остатка, либо ноля, Это состоя 40 . 00 гг .:д 00 65 ццс зафиксирует схема сравнения 16 ц даст з;црст тактовым импульсам. После Оконч 1- цця вычислений в счетчике будет зафиксировано число: 7 = У+ г, Абсолютная погрешность вычцсления:-по предложенному алгоритму определяется выражением: ь= гг - Л, где и - число, с которым отождествляется величина У.На фцг, 2 цзооражец график функции распределения,г:-/, Из графика видно, что погрешность вычисления не превышает 0,5 единицы младшего разряда, причем эту погрешность можно уменьшить до величины +0,25 единиш.г младшего разряда путем прибавления 0,25 единицы младшего разряда, если ь(0, и вьгчитания 0,25 единицы младшего разряда, если я)0. В устройстве это достигается следующим образом, Если после окончания процедуры вычисления величина окакется меньше остатка в сумматоре, то необходимо прибавить 0,25 единицы младшего разряда, в противном случаевычесть,П рсд м ет изобретения Цифровое устройство для решения уравнения вида Я = Х+ У, содержащее сумматор, реверсцвный счетчик, схему сравнения, дешифратор, триггер знака, две группы схем И, схемы ИЛИ и блок управления, отлггчагои 1 еесг тем, что, с целью повышения точности и быстродействия, входные шины кодов соединены с разрядными входами схемы сравнения и первыми входами соответствующих групп схем И, выходы схемы сравнения подключены к входам дешифратора, один выход которого подключен к вторым входам первой группы схем И, а другой - к вторым входам второй группы схем И, выходы первой группы схем И соединены с первыми входами схем ИЛИ, выходы второй группы схем И сосдгпгецы со вторыми входами схем ИЛИ, выходы которых подключены к разрядшям входам реверсивного счетчика и к первым входам сумматора, единичные разрядные выходы реверсивного счетчика подключсны к вторым входам сумматора, к первой группе входов блока управления и к выходным шинам устройства, нулевые разрядные выходы рсвсрсивцого счетчика подключены ко второй группе входов блока управления, выходы сумматора соединены с третьей груп. пой входов Олока управления, первый выход блока управления соединен со счетным входом реверсивного счетчика, второй и третий выходы блока управления соединены соответствен. цо с первым управляющим входом сумматора и входом триггера знака, единичный выход которого соединен с управляющим входом реверсивного счетчика, а нулевой выход - с вторым управляющим входом сумматора, управляющим входом дешифратора и одним входом блока управления, другой вход которого подключен к входной шине тактовых импульсов.ак09о,за.2олЗ З ЦЗ Ю 7 ВЯЮЛацчиюпвезоогуигц4 Рг с Составитель А. Зубков Техрщ Е. Борисова Корректор А. Дзесова Редактор Б. Нанкина Череповецкая городская типография Заказ 854 Изд. Мо 1011 Тираж 624 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, Ж, Раушская наб., д. 4/5