Устройство для вычисления интегралов свертки

Номер патента: 516102

Опубликовано: 30.05.1976

Авторы: Борискин, Иванов, Пресняков, Тимашов

МПК: G11C 29/00

Метки: блока, памяти, постоянной

...регистра 1.Предложенное устройство работает слсдуогцим образом,При составлении микропрограмм, хранимых в блоке 3 постоянной памяти, в дополнительный разряд блока 1 заносится единица всякий раз, когда все управляющие сигналы микропрограммного устройства управления должны быть равны нулю. Обычайно это бывает в конце каждой из микропрограмм, но встречаются случаи, когда такая ситуация набл 1 одается в середине микропрограммы. Поскольку все выходы регистра 1 подключены к элементу ИЛИ 4, то на его выходе оказывается единичный потенциал всякий раз, когда один з триггеров регистра находится например, в единичном состоянии. Если обозначить единичное состояние выхода элемента ИЛИ 4 через А, а единичное состояние дополнительного разряда блока 3...

Номер патента: 1654835

Опубликовано: 07.06.1991

Авторы: Кувшинов, Литвиненко, Сагдеев, Фомин, Хлевной

МПК: G06F 15/353

Метки: вычисления, свертки

...в конвейерном режиме, что демонстрируется на временных диаграммах (фиг. 3), т.е. в момент поступления кода входного отсчете (Х,Р не входы соответствующих вычитателей 14. 1 (х=1, и), кодвторого отсчета Х подается на вход6 и далее весь процесс выполняетсяаналогично изложенному (по входу 7подается адрес коэффициента В, в сумматоре происходит сложениер, с:р, и т.д.). Процесс выполнения свертки реализуетсядо тех пор, пока И-м тактовым импульсам ТИ 1 не запишется результат вычисления свертки /У.з р, =,Я С,Р;452, Устройство по п. 1, о т л и ч а,ю щ е е с я тем, что арифметическийблок содержит два регистра, сумматор,умножитель, вычитатель и коммутатор,выход которого подключен к первомувходу вычитателя, выход которого подключен к первому...

Номер патента: 1709342

Опубликовано: 30.01.1992

Авторы: Перелыгин, Тихоновецкий, Урбанович

МПК: G06F 17/17

Метки: вычисления, свертки

...3 (фиг. 1) может быть использована, например, микросхема К 155 ИДЗ. Информационными входами, соединенными с выходами регистров 8 и 9, в данном случае являются выводы 23, 22, 21, 20, входом управления - выводы 18, 19, выходом первого канала - выводы 04, 05, 06, 07, 08, второго канала - выводы 13, 14, 15, 16, 17.В качестве регистров 8 и 9 (фиг. 1) может быть использована, например, микросхема,К 555 ИР 23, Входом записи является вывод 11, входом разрешения - вывод 01, информационными входами - 3, 4, 7, 8, 13, 14, 17, 19, выходами - 2, 5, 6, 9, 12, 15, 16, 19,В качестве шинных формирователей 6 и 7 (фиг, 1) может быть использована например микросхема, КР 580 ВА 86, Информационным входом в данном случае являются выводы 1, 2, 3, 4, 5, 6,...

Номер патента: 1014126

Опубликовано: 23.04.1983

Автор: Пащенко

МПК: G06F 17/17, H03H 17/06

Метки: базисе, вычисления, жегалкина, свертки

...блока преобразования базисаподключен к первому входу элемента второму входу элемента И, а тактовыйвход счетчика является синхронизиру";ющим входом устройства. причем разрядность 1-го сдвиговогорегистра равна 2 "(1 ш 1,п), и элементав И и и сумматоров по, модулю два, выход ч "го сдвигового регистра подключен к первому входу 1-го элемента И, выход которого соединен с первым входом 1-го сумматора по моду" лю два, выход 1-го (11, и) сумма% 0 ,ц о ф ф й Эйн,Ен,Мр +Й 1н Онн ОМ,ОН ОННо О+нгОн О Р Р Р онн,и Р. 9 НЕОН иР й (+И Р О (Я й 4 йа Е й,Нй Р НвНй ОН 9 й НЪ й ЕН 9йО+и Таким образом, сверткойчд В9у в,Ъ базисе Жегалкина является ре- г-Рзультат умножения вектора ГО ,ООф 11фз 1 входной последовательности на нижетреугольную матрицу,...

Номер патента: 1587539

Опубликовано: 23.08.1990

Авторы: Косьянчук, Лиходед, Соболевский, Якуш

МПК: G06F 17/16

Метки: вычисления, свертки

...а в обозначении Уномер указывает номер такта работы устройстваа,Устройство работает следующим образом.40В исходном состоянии регистры 15-17, 27-30 устанавливаются в нулевое состояние.Рассмотрим работу устройства при вычислении свертки для входного век тора Х (1,5) и начальных значений У (1,2) .+ (д)о хо Формула изобретения Устройство для вычисления свертки, содержащее матрицу Ро х 1 (Ро, 1 размерности соответственно вектора весовых коэффициентов ь 1) и выходного вектора у) вычислительных модулей, причем первый информационный вход (1,3) -го вычислительного модуля подключен к первому выходу (,1-1)-го вычислительного модуля (Г = Р, + 2, Р + Ро+ 1, 1 = 2 1; РУ - РазмеР- ность вектора весовых коэффициентов г), второй информационный вход На...