Уравновешивающая схема для аналогоцифрового преобразователя поразрядного уравновешивания

-"р 4443 9 ОПИСАНИЕ Союз СоветскихСоциалистицескихРеспубттик ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(51) М. Кл, Н 031 с 13/17 сударстеенныи комнт оеета тйинистрое ССС по делам иаооретеннйи откоытий(72) Авторы изобретени Л. А. Брякни, Н. П. Вашкевич, Л, Н. Панков и В. Г. Пучков Пензенский политехнический институт(71) Заявцтел 54) УРАВНОВЕШИВАЮЩАЯ СХЕМА ДЛЯ АНАЛОГОЦИФРОВОГО ПРЕОБРАЗОВАТЕЛЯ ПОРАЗРЯДНОГОУРАВНОВЕШИВАНИЯ Схема предназначена для измерительных и вычислительных приборов.Известны уравновешивающие схемы для аналого-цифровых преобразователей (АЦП) поразрядного уравновешивания. Однако в этих схемах велика задержка в появлении сигнала на выходе уравновешивающей схемы по отношению к сигналу с выхода схемы сравнения, что влечет удлинение такта уравновешивания одного разряда, и неодновременно осуществляется переключение соседних разрядов.Неодцовремецность в переклточении соседних разрядов вызывает появление нежелательных выбросов в переходном процессе на выходе линейного декодирующего преобразователя, в результате чего увеличивается время установления переходного процесса в линейном декодирующем преобразователе и увеличивается такт уравновешивания одного разряда. Кроме того, в этих схемах велик интервал неопределенности в датированци результата измерения и низка надежность работы уравновешивающей схемы из-за большого времени переключения регистров схемы, равного обычно 2 т - 4 т, где т - время задержки одного элемента.В известных схемах АЦП с целью повышения надежности работы уравновешивающей схемы сигнал со схемы сравнения формируют по длительности до (3 - 4) т или стробируют импульсами такоц длительности. Использование широкого сигнала со схемы сравнения или строб-импульса такой длительности увеличивает интервал неопределенности в дати ровании результата измерения ц снижает надежность работы уравновешивающей схемы из-за возможности воздействия ца цее импульсных помех ц шумов в течение этого интервала времени,0 Предложенная уравновешивающая схемадля аналого-цифрового преобразователя поразрядного уравновешивания на потенциальных элементах содержит основной триггер, вспомогательный триггер, трехвходовую схе ъту И - НЕ в каждом разряде п ццвсртор нотличается тем, что, с целью увеличения быстродействия ц повышения надежности работы, нулевой выход основного триггера соединен с входом установки в нуль дополцитель ного триггера, едшщчный выход дополнительного триггера сосдццец с первым входом установки в единицу основного триггера, выход трехвходовой схемы И - НЕ, связаццоц по одному входу с едтптцчным входом вспомога тельного триггера предыдущего разряда, подругому входу - с цулевью выходом вспомогательного триггера госледующего разряда, по третьему входу в четном разрядс - с выходом инвертора ц с входом цнвертора в нечетном разряде, соединен со вторыми входампустановки в единицу основного, дополнительного и вспомогательного триггеров данногоразряда, первый вход установки в нуль основного триггера всех разрядов соединен с выходом схемы сравнения, а второй вход установки в единицу дополнительного триггера,второй вход установки в пуль основного ивспомогательного триггеров всех разрядовсоединен со схемой установки в исходное состояние, вход инвертора связан со схемой 10формирования сипхросернп.Введение в состав уравновешивающей схемы дополнительного триггера ускоряет включение и выключение основного триггера, позволяет сократить необходимую длительностьсигнала со схемы сравнения и неодновременность в срабатывании соседних разрядов довеличины т, тем самым увеличить быстродействие и надежность развертывающей схемы.На чертеже представлена предлагаемаяуравновешивающая схема,Она содержит инвертор 1, трехвходовуюсхему И - НЕ 2, основные триггеры 3, дополнительные триггеры 4 и вспомогательныетриггеры 5. 25Дополнительные триггеры служат для ускорения включения и выключения основныхтриггеров, вспомогательные триггеры служатдля выработки сигнала окончания уравновешивания соответствующего разряда. Инвертор Зовырабатывает синхросерию противоположнойполярности по сигналам синхросерии СИ 1.Схема работает следующим образом. Дляперевода развертывающей схемы в исходноесостояние подается сигнал Сброс, которыйпереводит триггеры 4 и 5 схемы в нулевоесостояние, а триггеры 3 в единичное состояние.Развертывающая схема выдает сигнал 1на с-и выход, который поступает на вход ли Онейного декодирующего преобразователя,после определения- 1 разряда кода измеряемой величины и выдачи триггером 5 г - 1 разряда сигнала об окончании определения этогоразряда на один вход схем И - НЕразряда. 45С приходом импульса СИ 2 сигналом с выходасхемы 2 -го разряда триггеры 4 и 5 переводятся в единичное состояние. Сигнал с единичного выхода триггера 4 воздействует на входлинейного декодирующего преобразователя, 5 Овызывая установление очередного значенияэталонного напряжения, сигнал с выхода триггера 5 открывает по второму входу схему 2+1 разряда, подготавливая его к работе. Сигналом с нулевого выхода блокируется схемаИ - НЕ разряда 1 - 1, тем самым исключаетсяповторное включение этого разряда. Период"ледовапия синхросерии подбирается таким,чтобы к приходу очередного синхроимпульсазавершилось определение очередного разряда, бОзакончились переходные процессы в линейномдекодирующем преобразователе и схеме сравнения. В момент появления сигнала СИ 1 сигналом с выхода схемы И - НЕ устанавливаются в единичное состояние триггеры 4 и 5 55 с + 1 разряда и начинается процесс определеппя следующего разряда измеряемой величины. Одновременно блокируется схема И - НЕразряда (СИ 1=0). Состояние триггеров 3 и 4разряда будет определяться сигналом с выхода схемы сравнения. При наличии на выходе схемы сравнения к концу такта уравновешивания сигнала, соответствующего логическому нулю, триггер 4 переходит в пулевое состояние, а триггер 3 остается в единичном состоянии. При наличии на выходе схемы сравнения сигнала, соответствующего логической единице, триггер 4 сохраняет единичное состояние, а триггер 3 переходит в пулевое состояние. Смена состояний триггеров 3 и 4разряда происходит в момент блокировки схемы И - НЕ этого разряда, следовательно переключение двух соседних разрядов происходит в момент появления сипхроимпульса СИ 1 и исчезновения синхроимпульса СИ 2. Так как указанные синхросерии смещены друг относительно друга на время т, равное средней задержке сигнала при прохождении через инвертор, то неодновремгнность в переключении соседних разрядов нс превосходит этой величины и длительность выброса в переходном процессе на выходе линейного декодирующего преобразователя не превосходит величины т. Еак и при установленииразряда в единицу в начале такта уравновешивания, так и при сбросе его в ноль в конце такта уравновешивания при наличии сигнала логического нуля на выходе схемы сравнения задержка в появлении сигнала на выходе -го разряда и его исчезновении по отношению к импульсам синхросерий не превосходит величины 2 т(1 т - задержка в схеме И - НЕ и 1 т - задержка в цриггере 4). Сигнал со схемы сравнения х воспринимается схемой разряда только в течение времени одного т с момента переключения схемы 2, пока не установится один из триггеров 3 или 4. Затем состояние схемы сохраняется независимо от изменения сигнала на выходе схемы сравнения. Это происходит вследствие того, что при срабатывании схемы И - НЕ +1 разряда триггер 5 этого разряда переводится в единичное состояние и запрещающим сигналом с его нулевого выхода блокируется схема И - НЕразряда. Поэтому состояние схем с разряда пе изменится во время тактов определения следующих разрядов кода измеряемой величины.Ввиду того, что сигнал со схемы сравнения х воспринимается схемой любого разряда в течение ограниченного времени т по синхроимпульсам СИ 1 и СИ 2 отпадает необходимость какого-либо дополнительного стробировапия или формирования сигнала х, Это значительно уменьшает такт уравновешивания одного разряда, так как к такту уравновешивания пс добавляются задержки сигнала со схемы сравнения в схемах стробирования и формирования,444319 Обиход сраЗ га аа Составитель Л. орякиндактор Е. Гончар Техред Т. Миронова ррек Тираж 811авета Минпстоткрытийаб., д. 45 Изд.сударе по дМоскв Заказ 744/13ЦНИИПИ403венного когии:ета Счаги изобретений и, Ж, Раугискан писчее в ГССР пографип, пр. Сапунова, 2 Умецьшенис интервала псопредслепцостп до величины т позволяет точнее датировать результат измерения и сужает частотный диапазон помех, искажающих результат измерения, тем самым повышается надежность работы развертывающей схемы. Таким образом в предлагаемом устройстве увеличение быстродействия достигается за счет снижения неодновременпостп срабатывания соседних разрядов, сокращения длительности сигнала со схемы сравнения. Это влечет за собой такхке повышение надежности схемы.Объем оборудования развертывающей схемы при пОстрОепии па комплексе потенциальных элементов пе больше, чем при использовании других вариантов развертывающей схемы. Для ее построения цсобходпмо 7 схем И - НЕ на разряд, из которых 4 схемы с тремя входами и 3 схемы с двумя входамп,Предмет изобретения Уравпоьсшивающая схема для аналогоцифрового преобразователя поразрядного уравновешивания на потенциальных элементах, содержащая основной триггер, вспомогательный триггер, трехвходовую схему И - НЕ и ка;кдо.1 рг.-,ряде и ицвертор, о т л и ч а ющ а я с я тем, 1 то, с целью увеличения быстродейств 1 гя и повышения надежности работы, нулевой выход основного триггера соединен с 5 входом установки в нуль дополнительноготриггера, единичный выход дополнительного трпггсра соединен с первым входом установки в единицу основпого триггера, выход трех 1 гходовой схемы 11 - НЕ, связанной по одному 10 входу с единичным входом вспомогательноготриггера предыдущего разряда, по другому входу - с нулевым выходом вспомогательного триггера последующего разряда, по третьему вхо "у в четном разряде - с выходом пн вертора и с входом инвертора в нечетном разряде, сосдппеп со вторыми входамц установки в единицу осцогпого, дополнител 1.ного и вспомогательного триггеров данного разряда, первый вход установки в нуль основного триг гера всех разрядов соединен с выходом схемысравнения, а второй вход установки в единицу дополнительного триггера, второй вход установки в нуль основного и вспомогательного т 1)пггсро Всех разрядов соединен со схемОЙ 25 уст=попки в походное состоя 1 гие, вход пцвертора с;.язац со схемой формирования спцхросерии.