Аналого-цифровой преобразователь с цифровой коррекцией нуля

знамяХ 11 х Ч .СИЛ%а ЫБА О П Е ИЗОБРЕТЕНИЯ нц 437217 Союз Советских Социалистических Республик(51) М. Кл, Н 03 с 13/17 всударствеииый квмитемСовета Министрав СССРве делам изобретенийи аткрытий(72) Лвтор изобретени ндриков 1) Заявитель Опытно-конструкторское бюро геофизического приборостроения(54) АНАЛОГО-ЦИФРОВОЙ ЙРЕОБРАЗОВАТЕ С ЦИФРОВОЙ КОРРЕКЦИЕЙ НУЛЯ 1Изобретение относится к вычислительной технике и может быть использовано в устройствах, в которых осуществляется преобразование аналоговых сигналов в цифровую форИзвестно устройство для преобразования аналог-код с цифровой автокоррекцией нуля, содержащее входной коммутатор, схему сравнения, первый вход которой подключен к источнику преобразуемого напряжения, а второй к выходу декодирующего преобразователя, входы которого через блок вентилей подключены ко входам первого регистра.Выход первого регистра соединен с первым входом сумматора, второй вход которого соединен с выходом второго регистра, а выход соединен со входом второго регистра, управляющие входы второго регистра подключены к выходам блока формирования кода, первый вход которого соединен с третьим выходом блока программы и синхронизации, первый вход которого соединен с управляющими входами блока вентилей и первого регистра.Однако известный преобразователь имеет недостаточную точность, обусловленную применением одной, схемы сравнения и входного коммутатора в условиях повышенных температурных полей.Целью изобретения является повышение точности преобразователя. Для этого в преобразователь введены дополнительная схема сравнения, второй входкоторой подключен к источнику преобразуемого, напряжения, а первый - к декодирую 5 щему преобразователю, схема ИЛИ, первыйвход которой соединен с выходом схемысравнения, а второй - с выходом дополнительной схемы сравнения, а выход соединенсо вторым входом блока формирования кода,10 блок элементов коммутации, входы которогосоединены с выходами второго регистра, управляющий вход соединен со вторым выходомблока программы и синхронизации, а выходыподключены ко входам двкодирующего пре 15 образователя, и делитель выходного кода,вход которого подключен к сумматору.На чертеже приведена функциональнаяблок-схема преобразователя,Лналого-цифровой преобразователь с циф 20 ровой коррекцией, нуля содержит блок программы и синхронизации 1, блок формирования кода 2, на первый вход которого поступают сигналы управления от блока 1, а навторой - через схему ИЛИ 3 сигналы с25 выходов основной и дополнительной схемсравнений 4, 5. Выходы блока формированиякода 2 присоединены ко второму регистру 6.Декодирующий преобразователь 7 каждымсвоим входом подсоединен через элемент ком 30 мутации 8 к прямому либо инверсному выхо5 10 15 20 25 30 35 40 45 50 55 60 65 ду соответствующего разряда регистра 6, кроме того, каждый вход декодирующего преобразователя 7 соединен через блок вентилей 9 с соответсгвующим входом первого регистра памяти 10. Управление работой элементами коммутации 8, блока вентилей 9 и регистра 10 производится сигналами соответственно со второго и первого выходов блока 1, Выход декодирующего преобразователя 7 соединен с первым, входом схемы сравнения 5 и вторым входом схемы сравнения 4. Второй и первый входы схем сравнения 5 и 4 подключены к источнику преобразуемого напряжения У.Такое подключение схем сравнения обеспечивает схеме 4 выработку управляющего сигнала в течение перваго цикла, а схеме 5 - в течение второго цикла работы устройства.Выходы регистров 6, 10 подсоединены к сумматору 11, выход которого соединен со входами регистра б и делителя выходного кода 12.Преобразователь работает следующим образом.В исходном состоянии регистр 10 и регистр блока 2 находятся в состоянии О, а элементы коммутации 8 в положении, при котором входы декодирующего преобразователя 7 подсоединены к прямым выходам соответствующих разрядов регистра б. В течение первого цикла в блоке 2 формируется цифровой эквивалент преобразуемого напряжения. В процессе формирования на выходе декодирующего преобразователя 7 образуется ступенчато нарастающее напряжение вследствие указанного способа подсоединения декодирующего преобразователя к регистру 6,Преобразуемое напряжение У, и выходное напряжение декодирующего преобразователя 7 в течение первого цикла сравниваются при помощи схемы сравнения 4, выходные сигналы которой используются для формирования кода. По окончании первого цикла под действием импульса записи, поступающего на блок вентилей 9, результат зондиравания,преобразуемого напряжения нарастающим напряжением с выхода декодирующего преобразователя 7 из регистра блока 2 переписывается в первый регистр 10. В течение второго цикла управляющими сигналами из блока 1 регистр блока формирования кода 2 устанавливается в исходное состояние О, а элементы коммутации 8,переводятся в положение, при котором входы декодирующего преобразователя 7 подсоединяются к инверсным выходам соответствующих разрядов регистра 6. Такое подключение входов декодирующего преобразователя 7 приводит к тому, что при формировании кода на его выходе образуется ступенчато,падающее напряжение.Преобразуемое напряжение Уи выходное напряжение декодирующего преобразователя 7 в течение второго цикла сравниваются при помощи схемы сравнения 5, выходные сигналы которой иопользуются для формирования кода. По окончании второго цикла в регистре 6 оказывается записанным результат зондирования преобразуемого напряжения У, падающим напряжением с выхода декодирующего преобразователя.В течение третьего цикла осуществляется выборка кодов из регистров 6 и 10, их суммирование при помощи сумматора 11 и деление результата суммирования па два при помощи делителя 12, При этом на выходе сумматора 11 формируется удвоенный цифровой эквивалент преобразуемого напряжения У, а на выходе делителя 12 формируется код преобразуемого напряжения У,. Благодаря тому, что погрешности преобразования, обусловленные дрейфом нуля схем сравнения 4 и 5; входят в результаты первого и второго зондирования с противоположными знаками, то при образовании цифрового эквивалента они компенсируются. По окончании третьего цикла преобразователь устанавливается в исходное состояние и процесс аналого-цифрового преобразования повторяется.Таким образом, в результате введения вустройство дополнительной схемы сравнения, временные и температурные нестабильности которой идентичны аналогичным параметрам основной схемы сравнения, повышается точность и расширяются функциональные возможности устройства за счет обеспечения возможности быстрого кодирования аналоговых сигналов от высокоомных датчиков. Предмет изобретенияАналого-цифровой преобразователь с цифровой коррекцией нуля, содержащий схему сравнения, первый вход которой подключен к источнику преобразуемого напряжения, а второй - к выходу декодирующего преобразователя, входы которого через блок вентилейподключены ко входам перьвого регистра, выход которого соединен с первым входом,сумматора, второй вход которого соединен с выходом второго регистра, а выход соединен со входом второго регистра, управляющие входы которого подключены к выходам блока формирования кода, первый вход которого соединен с третьим выходом блока программы и синхронизации, первый, выходкоторого соедияен с управляющими входами блока вентилей и первого регистра, о т л и ч а ю щ и й с я твм, что, с целью;повышения точности работы преобразовагеля, в него введены дополнительная схема сравнения, второй вход которой подключен к источнику преобразуемого напряжения, а первый - к декодирующему преобразователю, схема ИЛИ, первый вход которой соединен с выходом схемы сравнения, а второй - с выходом дополнительной схемы сравнения, а выход соединен со вторым входом блока формирования кода, блок элементов коммутации, входы которого соединены с выходами второго регистра, управляющий вход соединен со вторым выходом, блока проаказ 3503/15ЦНг Типография, др. Сапунова, 2 граммы и синхронизации, а выходы подключены ко входам декодирую 1 цего преобразоваИзд,79И Государственного кдо делам изобрМосква, Ж, Р теля, и делитель выходного кода, выход которого подключении к сумм,атору,Тираж 811 Поддисномитета Совета Министров СССРений и открытийшская даб., д. 45