Мажоритарно-резервированное импульсноеустройство

(1 н 434631 ОПИСАНИЕ ИЗОБРЕТЕНИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Союз Собетскнк(51) Л 1. Кл. Н 051 1 д осударстоенный комитет (32) ПСовета Ииниотроа СССРоо делам изобретений 1 Опуи открытий норнтет 21 53) УД 1 681.324(088.8) бликовано 30.06.74, Бюллетен Дата опубликования описания 12.11. 2) Авторы изобретенияИзобретение относится к области автоматики и вычислительной техники и может найти применение в цифровых устройствах различного назначения, например в цифровых системах автоматического управления и контроля, в электронных цифровых вычислительных машинах при повышенных требованиях к их надежности,Известно мажоритарно-резервированное импульсное устройство, содержащее в каждом канале резервируемое устройство, например счетчик, запоминающий элемент, входные и выходные схемы ИЛИ. Первый выход счетчика в каждом канале известного устройства соединен с цепью записи запоминающего элемента в том же канале, а второй выход соединен с цепью считывания запоминающих элементов двух других каналов через входные схемы ИЛИ. Выход запоминающего элемента в каждом канале соединен через выходные схемы ИЛИ с цепями сброса счетчиков всех каналов, а через входные схемы ИЛИ - с цепями считывания запоминающих элементов двух других каналов,Однако известное устройство недостаточно надежно вследствие того, что сигнал с выхода запоминающего элемента любого одного канала поступает через выходные схемы ИЛИ на вход сброса счетчиков всех каналов, а через входные схемы ИЛИ - на входы считывания запоминающих элементов двух другихканалов. В связи с этим неисправность, например, запоминающего элемента в одном нзканалов, заключающаяся в формировании5 ложного выходного сигнала, приводит к нарушению ргботоспособностн всего резервированного устройства,Целью изобретения является повышениенадежности устройства,10 Это достигается тем, что предлагаемое устройство содержит три схемы И в каждомканале, причем первые входы схем И в каждом канале соединены с выходом запоминающего элемента, а вторыс входы - с выходом15 входной схемы ИЛИ в том жс канале, выход первой схемы И в каждом канале соединен с входом выходной схемы ИЛИ втом же канале, выход второй схемы И соединен с входами входной и выходной схем20 ИЛИ другого канала, а выход третьей схемы И соединен с входами входной и выходной схем ИЛИ третьего канала.На чертеже показана функциональная схема описываемого устройства.25 Оно содержит в каждом из трех каналоврезервируемый блок 1, например счетчик импульсов, запоминающий элемент 2, входнуюсхему 3 ИЛИ, выходную схему 4 ИЛИ итри схемы 5 И. Первый выход счетчика в30 каждом канале соединен с цепью записи запоминающего элемента 2 в том же канале, а второй выход - с цепью считывания запоминающих элементов 2 в двух других каналах через входные схемы 3 ИЛИ этих каналов.1 ервые входы чрех схем 5 И в каждом канале соединены с выходом запоминающего элемента 2 в том же канале, а вторые входы - с выходом входной схемы 3 ИЛИ в ",ом же канале. Выход первой схемы 5 И в каждом канале соединен через выходную схему 4 ИЛИ с входом установки в состояние д счетчика этого же канала, Выход второй схемы 5 И в каждом канале соединен с входами входной и выходной схем 3 и 4 ИЛИ другого капала, а выход третьей схемы 5 И в каждом канале - с входами входнои и выходной схем 3 и 4 ИЛИ третьего канала. Входами устройства являются входы б резервируемых блоков 1, а выходами - выходы 7 схемы 4 ИЛИ.Устройство рабочает следующим образом.Входные импульсы поступают на входы б счетчиков, Выходные сигналы, формируемые счетчиками, синхронизированы разными импульсами общей тактовой сетки устройства и появляются на первом и втором выходах счетчика каждого канала в течение одного периода тактов. 11 ри наличии отказов или сбоев в счетчиках их выходные сигналы формируются в различные периоды или не формируются вообще. Импульс с первого выхода счетчика в каком-либо канале производит запись 1 в запоминающий элемент 2 В этом же канале, Импульс со второго выхода счетчика производи считывание с запоминающих элементов 2 в двух других каналах. Если в запоминающие элементы 2 этих каналов еще не произведена запись 1, то ни один из запоминающих элементов при поступлении импульсов считывания не срабатывает. Импульс на выходе запоминающего элемента 2 формируется после того, как появляется сигнал на втором выходе счетчика в любом другом канале, Сигнал с выхода запоминающего элемента 2 поступает на первые входы трех схем 5 И в том же канале, а на вторые входы этих схем И поступает сигнал с выхода входной схемы 3 ИЛИ того же канала, Импульс с выхода первой схемы 5 И поступает через схему 4 ИЛИ в том же канале на вход установки в состояние 0 счетчика. Сигнал с выхода второй схемы 5 И поступает на входы схем 3 и 4 ИЛИ другого канала, а сигнал с выхода третьей схемы 5 И - на входы схем 3 и 4 ИЛИ третьего канала. Таким образом, схе 5 10 15 20 25 30 35 40 45 50 55 мы 5 И срабатывают от среднего по временному положению сигнала, и на их выходах одновременно появляются импульсы, передаваемые через выходные схемы 4 ИЛИ на выходы 7 устройства. Если в случае неисправности появляется ложный сигнал на выходе запоминающего элемента 2 в одном из каналов, то он не проходит через схемы 5 И на выход устройства, так как на вторые входы этих схем И не поступает сигнал с выхода входной схемы 3 ИЛИ этого канала. При одновременном срабатывании двух или трех счетчиков одновременно записывается 1 в первом такте соответственно в два или три запоминающих элемента 2, а во втором такте считывается с этих запоминающих элементов. В этом случае импульсы на выходах схем 5 И появляются соответственно в двух или трех каналах одновременно. Установка счетчиков и запоминающих элементов 2 в состояние 0 происходит таким же образом, как и в случае, когда сигналы с выходом счетчика поступают неодновременно. Начальная установка счетчиков и запоминающих элементов 2 в нулевое состояние осуществляется сигналом начальной установки, цепь которого не показана на чертеже.Таким образом, введение трех схем И 5 в каждом канале позволяет сохранить работоспособность устройства при неисправности, заключающейся в формировании ложного сигнала на выходе запоминающего элемента 2 в любом из каналов. Тем самым повышается надежность устройства.Предмет изобретенияМажоритарно-резервированное импульсное устройство, в каждом канале которого первый выход резервируемого блока соединен с цепью записи запоминающего элемента, второй выход соединен с цепью считывания запоминающих элементов других каналов через входные схемы ИЛИ, а выход выходной схемы ИЛИ соединен с цепью сброса резервируемого блока, отличающееся тем, что, с целью повышения надежности устройства, оно содержит три схемы 1 Л в каждом канале, причем первые входы схем И соединены с выходом запоминающего элемента, а вторые входы - с выходом входной схемы ИЛИ, выход первой схемы И соединен со входом выходной схемы ИЛИ, выходы второй и третьей схем И соединены с соответствующими входами входной и выходной схем ИЛИ других каналов.434631 Составитель В. КомаровРедактор Т. Горячева Техред Р. Юсипова Корректор Л. Царьков Изд. М 1790 Тираж ударственного комитета Совета М по делам изобретений и открытий Москва, Ж.35, Раушская наб., д. 4/5