Устройство управления цифровой вычислительной машины

ОЛИСАНИ ЕИЗОБРЕТЕН ИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ц 428383 Союз Советских Социалистических Республик(22) Заявлецо 01.09,72 (21) 1824051/18-2 9 м заявки г 1 е с прцсоедицсгц осударственный комитСовета Министров СССпо делам изобретенни открытий(088.8) Опубликовано Дата опублико ция описаци) Автор изобретен и А, В. Палагиц а Ленина институт киберцети 1) Заявител(54) УСТРОЙСТВО УП РАВЛ ЕН ИЯ ЦИФР О ВО ВЫЧИСЛИТЕЛЬНОЙ МАШИНЫ2 Изобретение относится к вычислительнойтехнике и может быть использовано прц коцструировациц,ццфровых вычцслцтельцыхустройств ц систем.Известцо устройство управлеция цифровойвычислцтельцой машицы, содержащее счетчик команд, регистр команд, регистр адреса,дешцфратсры адресов Х ц У, адресцые клю.чи, формирователи, блок памяти, приемныйрегистр, узел формирования записи, блок памяти,и регистр серии команд.Для повышения быстродействия и сокращеция оборудовация предлагаемое устройство содержит блок форгмировацця последующей команды, входы которого соединены соответственно с выходом регистра сериикоманд и,вторым,ц третьим входами устройства, а его выходы подключены соответствеццо к первому и второму входам регистракоманд,Схема предлагаемого устроцства приведена ца чертеже.В состав устройства входят счетчик 1комацд, регистр 2 адреса, дешифратор 8 адреса Х, дешифратор 4 адреса 1, адресныеключи 5, адресные формирователи 6, узел 7формирования заккиоц, блок 8 памяти, усилители 9 считывация, прцемцый регистр 10, регистр П серия комацд, блок 12 формировацияпоследующей команды, состоящий цз схемы 18 поразрядцого сравцеиця, слвпгаюгцего регистра 4, схемы 15 совпадения, схемы 16 НЕ, схемы 17 совпадеиця, регистр 18 комацд. Первый вход устройства 19 соедццец со входом 5 счетчика 1 команд для подачи сигнала суммировацця 1 к записанному в счетчике коду.Первый выхол 20 устройства подключен и выходу регистра 18 команд, выход приемного регистра 21 является втарым выходом устройст- О ва, а входы 22 ц 28 схем совпадеция 15 ц 7являются вторымси третьим входами устройства, ца которые поступают сш палы от блока выраоотки мцкрокомацл управлецця.На каждом очередном цикле код предыдущей комацды записан в регистре 18. 1 ход номера серии команд с выхола счетчнка 1 комацд, подается ца вход регистра 2 адреса, а к содержимому счетчика 1 по сигналу, поступающему ца вход устройства 19, пр бавляется ед 1 гццца. Выходы младших и старших разрядов кода адреса расцпфровываются соответствеццо,дсшифраторамц 8 ц 4 адреса, определяющими местоцоложсццс ячейки памяти (в коордццатах .; и 11) в блоке 8 25 памяти, соответствующее этому коду. Выходцые сигналы лсшцфраторов 8 и 4 поступают ца,входы алресцых формирователей 6 и ключей 5, вырабатываюцгцх ток считывания в выбранной ячейке блока 8, храпящей код ссЗо риц комацл. Выходцыс сцгцалы блока 8 усцливаются усилителями 9 считывания и поступают на вход регистра 10. Далее принятый код регенерируетс 51 в ячейку блока 8, из которой он подается на вход регистра 11. Предварительно в младший разряд регистра 14 по Ь специальному, входу (на чертеже не показан) записывается единнца. При установке кола в,регистре 11 схема 13 поразрядного сравне,ния производит сравнение кодов, записанных в регистрах 11 и 14. При отсутствии едини 1 П цы в младшем разряде регистра 11 схема 13 вырабатывает на выходе сигнал пессоа. дения, который через схему 11 Е 1 б подается на вход схемы 15 совпадения как оигнал разрешения микрокоманды поразрядного сдвига 15 (вход 22), Прат этом единица сдвигается в следующий разряд регистра 14. Сдвиги происходят до того момента, пока на ьыходс схемы 13 не появиться сигнал совладения, свидетельствующий о том, что сдвигаемая еини- М ца репистра 14 совпала с единицей в ближайшем к младшему разряде кода регистра 11. Номер этого разряда, определяемый положением единицы в коде регистра 14, является номером разряда кода адреса предыдущей 25 арманды, значение которого необходимо инвертировать для получения кода адреса последующей команды, Для этого при наличии сигнала, поступающего со входа 23 на вход схемы 17, псступает управляющий оигиял ЗО (вход 22), по которому в регистре 18 команд инвертируется значение разряда, поступившего с,выходя регистра 14.На этом оканчивается цикл формирования первой команды. 35 Работа устройства по формированию следующих команд серии происходит аналогично до тех пор, пока единица в регистре 14 не переместится в крайний старший раз,ряд. При этом она циклически передается снова в младший разряд регистра 14, одновременно являясь сигналом обращения за следующим кодом формирования серии команд н т. д.Предмет изобретенияУстройство управления цифровой вычислительной машины, содержащее счетчик команд, первый вход которого соединен с выходом регистра команд и первым выходом устройства, второй вход - с первым, входом устройства, а выход связан со входсм регистра адреса, подключенного через дешифраторы адресов Х и У, адресные ключи и формирователи к адресным входам блока памяти, выход которого через усилители считывания соединен со входом приемного регистра, первый вход которого подключен через узел формирования записи к информационному входу блока памяти, а второй и третий входы связаны соответственно со,вторым выходом устройства входом регистра серии команд, отличаоцеесл тем, что, с целью увеличения быстродействия н сокращения оборудования, оно содержит блок формирования последующей команды, входы которого соединены соответственно с выходом регистра серии команд и вторым и третьим входами устройства, а его выходы подключены соответственно к первому и второму входам регистра команд.428383 Составитель В. КульковТехред Т. Курилка Корректор И. Симкииа Редактор Л. Тюрина Тип, Харьк. фил. пред, Патент Заказ 63/385 Изд. Мд 1577 Тираж 621 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий Москва, )К.35, Раушская наб., д, 45