Вычислительная система

Союз СоветскикСоциал истицескихРеспублик 61) Зависимое вт. свидетельств 22) Заявлено 18,05.71 (21) 1656809/18-24(32) Приорите Опубликовано сударственный найитавета Министраа СССаа делам изабретенийи открытий 53) УДК 681.323(088.0 ллетень10 та опубликования описания 12.08,7 2) Авторы изобретения А. Карцев, Л. Я. Ми Г. В. Носаль 1) Заявитель 4) ВЫЧИСЛИТЕЛЬНАЯ СИСТЕМА на входы 13коммутаторас выходами оданы на вх даны на вхогя как входы 7 вспомогя- центрального Изобретение относится к области цифровой вычислительной техники,Известны вычислительные системы с двух - уровневой памятью с произвольной выборкой, содержащие устройства ввода-вывода, каналы, центральный процессор и основное и вспомогательное оперативные запоминающие у ":- ройства (ОЗУ) с произвольной выборкой, где вспомогательное ОЗУ связано цепями двустороннего обмена с основным ОЗУ.Существенным недостатком известных систем является необходимость буферизации входных и выходных массивов информации в основном ОЗУ, что уменьшает объем основного ОЗУ для активных, т. е. хранящихся в основном ОЗУ, частей программ.Кроме того, простои в работе центрального процессора вследствие конфликтных ситуаций, когда центральный процессор и каналы пытаются обратиться одновременно к одному и тому же блоку основного ОЗУ с произвольной выборкой, значительны, так как все запросы ввода-вывода идут в основное ОЗУ.Целью изобретения является увеличение объема основного ОЗУ для хранения активных программ и уменьшение простоев в работе центрального процессора.Предлагаемая вычислительная система отличается от известных тем, что в ней установлены два коммутатора, выход первого из которых соединен со входами каналов, одни входы этого коммутагора соединены с выходами вспомогательного ОЗУ, а другие входы с выходами основного ОЗУ. Выход второго 5 коммутатора соединен со входом вспомогательного ОЗУ. Одни входы второго коммутатора соединены с выходами каналов, я другие входы - с выходами основного ОЗУ.На чертеже приведена структурная схема О предлагаемой вычислительной системы с двухуровневой памятью с произвольной выборкой.Вычислительная с стема содержит устройства вводя-выводя 1, связяннь 1 е цепями двустороннего обмена 2 с каналами 3. Входы 4 5 каналов 3 соединены с выходами коммутатора 5, одни входы 6 которого соединены с выходами 7 вспомогательного ОЗУ 8, а другие входы 9 - с выходами 10 основного ОЗУ 11. О Выходы 12 каналов 3 поданы коммутатора 14 и на входы 15 16, входы 17 которого соединень 10 основного ОЗУ 11. Выходы 18 коммутатора 16 п 5 ды вспомогательного ОЗУ 8. Выходы 19 коммутатора 14 по ды основного ОЗУ1, в то вре 20 и 21 соедшены с выходаи тельного ОЗУ 8 и с выходами О процессора 22 соотвегственно,( Предлагаемая вычислительная система сдвухуровневой памятью с произвольной выборкой предполагает использование соответствующего математического ооеспечения, основной компонентой которого является программа - супервизор, заведующая, средипрочих, организацией ввода-вывода.В данном случае программа - супервизор может планировать ввод-вывод не только в основное ОЗУ, по и во вспомогательное ОЗУ 8,организуя буферизацию информации для ввода-вывода в обоих ОЗУ 8 и 11,При этом нужно отметить, что буферизации в основном ОЗУ 11 подлежит информация ввода-вывода только для абонентов, работающих в реальном времени и, кроме того,требующих немедленной реакции вычислительной системы (при этом и программы обработки входной и формирования выходнойинформации должны быть постоянно активными).Типичным является случай, когда буферизация ввода-вывода в основном ОЗУ не нужна,что снижает (в пределе до нуля) число запросов от каналов 3 к основному ОЗУ 11, а, следовательно, и число конфликтных ситуаций,приводящих к простоям центрального процессора 22,При поступлении запроса на запись информации с выходов 12 каналов 3 во вспомогательное ОЗУ 8 на его вход подается информация с выходов 18 коммутатора 1 б, куда коммутируется информация со входов 15.При поступлении запроса на вывод информации с выходов 7 вспомогательного ОЗУ 8на входы 4 каналов 3 поступает информацияс выходов коммутатора 5, куда коммутирустся информация со входов 6.Вместе с поступлением запросов к основному и вспомогательному ОЗУ 8 и 11 на ввод и вывод информации может осуществляться двусторонний обмен между ними и, кроме того, к основному ОЗУ может обращаться центральный процессор 22.Наличие в вычислительной системе трех параллельно протекающих процессов, могущих использовать общее оборудование, предполагает возникновение конфликтных ситуаций, разрешение которых производится аппаратным путем с заранее выбранной или программируемой системой приоритета. Предмет изобретения Вычислительная система с двухуровневой памятью с произвольной выборкой, содержащая устройства ввода-вывода, соединенные с каналами, которые через коммутатор подключены к основному оперативному запоминающему устройству, выход которого соединен со входом центрального процессора, а вход через коммутатор - с центральным процессором и вспомогательным оперативным запоминающим устройством, о т л и ч а ю щ а я с я тем, что, с целью расширения функциональных возможностей и повышения производительности системы, она дополнительно содержит два коммутатора, выход первого из которых соединен со входами каналов, одни входы этого коммутатора соединены с выходами вспомогательного оперативного запоминающего устройства, а другие входы - с выходами основного оперативного запоминающего устройства, выход второго коммутатора соединен со входом вспомогательного оперативного запоминающего устройства, одни входы второго коммутатора соединены с выходами каналов, а другие входы - с выходами основного запомипаюгцего устройства.Редакто манов орректор Н. Учакина каз 190 Поди испоССР И ография, пр. Сапунова, 2 Изд1383 Тираж б 24Государственного комитета Совета Мииистропо делам изобретений и открытийМосква, Ж, Раушская наб., д. 4,5